Vivado IP核之定点数转为浮点数Floating-point

这篇具有很好参考价值的文章主要介绍了Vivado IP核之定点数转为浮点数Floating-point。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Vivado IP核之定点数转为浮点数Floating-point

目录

前言

一、什么是定点数?

二、什么是浮点数?

三、Floating-point IP核配置步骤

四、仿真

1.顶层代码

2.仿真代码

五、仿真分析

总结


前言

        随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天就从定点数转浮点数详细介绍一下vivado当中的Floating-point这个IP核吧,希望对各位的学习能起到一定的帮助作用。


提示:以下是本篇文章正文内容,均为作者本人原创,写文章实属不易,希望各位在转载时附上本文链接。

一、什么是定点数?

        定点数:小数位置固定不变的数叫做定点数,也就是小数点是定在某个位置不变的数。定点数分为定点整数与定点小数,其中定点整数又分为有符号定点整数与无符号定点整数,定点小数又分为有符号定点小数与无符号定点小数。本文着重介绍32位(1+1+30)有符号定点小数,位数的大小自己可以根据不同的使用场景设定,其他三类都比较简单,这里就不予以介绍。

        小数点的位置固定在最高有效数位之前、符号位之后,如图1所示。定点小数的小数点位置是隐含约定的,小数点并不需要真正地占据一个bit位。

Vivado IP核之定点数转为浮点数Floating-point
图1 有符号定点小数格式

         在图1中,为符号位,当=0时,为正小数;当=1时,小数为负小数。n为小数的位宽,小数的位宽会直接影响小数的精度,位宽n越大精度越高。

        在xilinx vivado中的IP核,有符号定点数均以补码表示,所以我们务必要明白原码、反码、补码三者之间的关系。正数的原码、反码、补码均相同;负数的原码即为其取绝对值后正数的原码,将负数原码逐位取反,即得到负数反码,将负数反码加一即得到负数补码。

         好了,话不多说,直接上例子。

        example1:    假设一个有符号32位(1位符号位+1位整数位+30位小数位)定点小数用二进制表示为32'b0011_0111_0110_1100_1111_0101_1101_0000,那么它表示的小数换成十进制是多少呢?首先,其符号位为0,可知其为正数,那么原码、反码、补码相同;其次,整数位为0,实际对应的整数位也为0;然后,其30位小数部分为30'b11_0111_0110_1100_1111_0101_1101_0000,化为十进制数即为929887696;最后,我们知道当30位小数全为1时表示的十进制数为1073741823,那么由929887696/1073741823≈0.8660254即可得出该定点小数化为实数也就近似为0.8660254。

        example2:    假设一个有符号32位(1位符号位+1位整数位+30位小数位)定点小数用二进制表示为32'b1100_1000_1001_0011_0000_1010_0011_0000,那么它表示的小数换成十进制是多少呢?首先,其符号位为1,可知其为负数,那么32'b1100_1000_1001_0011_0000_1010_0011_0000表示的为其补码,负数原码与补码不同,我们应该先求出其原码,其原码为32'b0011_0111_0110_1100_1111_0101_1101_0000;其次,整数位为0,实际对应的整数位也为0;由前面分析可知该码表示的正小数近似为0.8660254,至此即可得出该定点小数化为实数也就近似为-0.8660254。

二、什么是浮点数?

        浮点数是一种标准化的表达方式,常用标准为IEEE754 标准,用来近似表示实数,并且可以在表达范围和表示精度之间进行权衡,因此被称为浮点数。(关于IEEE754 标准不懂的自行百度,这里不在赘述)。

        example3:    假设一个有符号32位浮点数(单精度为32位,双精度为64位)用二进制32'b0011_1111_0101_1101_1011_0011_1101_0111,那么根据IEEE754 标准可知其符号位为0,表示正小数,其指数部分为8'b0111_1110,小数部分为23'b101_1101_1011_0011_1101_0111,根据IEEE754 标准可知其表示的小数为0.8660254。

        example4:    假设一个有符号32位浮点数(单精度为32位,双精度为64位)用二进制32'b1011_1111_0101_1101_1011_0011_1101_0111,那么根据IEEE754 标准可知其符号位为1,表示负小数,其指数部分为8'b0111_1110,小数部分为23'b101_1101_1011_0011_1101_0111,根据IEEE754 标准可知其表示的小数为-0.8660254。

三、Floating-point IP核配置步骤

        在vivado中搜索Floating-point,找到该IP核后即可按照以下操作完成相应的配置。

        1.首先配置Operation Selection界面,如图2所示。

Vivado IP核之定点数转为浮点数Floating-point
图2 Operation Selection界面的配置

         2.其次配置Precision of Inputs界面,如图3所示。

Vivado IP核之定点数转为浮点数Floating-point
图3 Precision of Inputs 界面的配置

         3.然后配置Precision of Result界面,如图4所示。

Vivado IP核之定点数转为浮点数Floating-point
图4 Precision of Result 界面的配置

         4.再然后配置Optimizations界面,如图5所示。

Vivado IP核之定点数转为浮点数Floating-point
图5 Optimizations 界面的配置

         5.最后配置Interface Options界面,如图6所示。

        

Vivado IP核之定点数转为浮点数Floating-point
图5 Interface Options 界面的配置

         以上5个界面都配置完成后即可点击右下角OK按钮生成IP核。

四、仿真

1.顶层代码

建立一个顶层模块,命名为fix_to_float_top,用来例化刚才生成的IP核。

代码如下:

`timescale 1ns / 1ps
//
// Company: 重庆大学
// Engineer: CLG 
// Create Date: 2022/07/22 09:37:43
// Design Name: 
// Module Name: fix_to_float_top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// Dependencies: 
// Revision:1.0
// Revision 0.01 - File Created
// Additional Comments:
//


module fix_to_float_top(
    input   clk,                                                      
    input           s_axis_a_tvalid,       //输入数据有效标志信号
    input   [31:0]  s_axis_a_tdata,        //输入的 定点数 数据
    output m_axis_result_tvalid,           //输出数据有效标志信号
    output  [31:0]  m_axis_result_tdata    //输出的 float 数据

    );
        floating_point_ip u1_floating_point_ip(
            .aclk(clk),
            .s_axis_a_tvalid(s_axis_a_tvalid),
            .s_axis_a_tdata(s_axis_a_tdata),
            .m_axis_result_tvalid(m_axis_result_tvalid),
            .m_axis_result_tdata(m_axis_result_tdata)
        );
  
endmodule

2.仿真代码

建立一个仿真模块,命名为fix_to_float_tb,用来仿真刚才顶层模块例化的IP核。

代码如下:

`timescale 1ns / 1ps
//
// Company: 重庆大学
// Engineer: CLG
// Create Date: 2022/07/22 10:02:05
// Design Name: 
// Module Name: fix_to_float_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// Dependencies: 
// Revision:1.0
// Revision 0.01 - File Created
// Additional Comments:
//


module fix_to_float_tb( );
    reg clk;
    reg a_valid_a = 1'b0;
    reg [31:0] a_a = 32'b0;
    wire [31:0] result_a;

    fix_to_float_top u1_fix_to_float_top(
        .clk(clk),
        .s_axis_a_tdata(a_a),
        .s_axis_a_tvalid(a_valid_a),
        .m_axis_result_tdata(result_a),
        .m_axis_result_tvalid(m_axis_result_tvalid)
    );
    always #5 clk=~clk;
    
    initial begin
       clk  =   1'b0;
        #100;
        a_valid_a <=   1'b1;
        a_a <= 32'h376CF5D0;

        #500;
        a_valid_a <=   1'b1;
        a_a <= 32'hc8930a30;
    end
    
    always @(posedge clk) begin
        if (m_axis_result_tvalid == 1'b1)  begin
            a_valid_a <=   1'b0;
        end      
    end

endmodule

五、仿真分析

        仿真结果如图7所示,对比前面所列举定点数、浮点数的例子,可知该模块成功实现了将定点数转化为浮点数。

Vivado IP核之定点数转为浮点数Floating-point
图7 仿真结果

 

总结

        本次介绍了定点数、浮点数以及怎么使用vivado中的Floating-point IP核将定点数转化32位浮点数。文章来源地址https://www.toymoban.com/news/detail-400059.html

到了这里,关于Vivado IP核之定点数转为浮点数Floating-point的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Altera FPGA 储存单元IP核之RAM、FIFO

         只读存储器,系统上电后数据就被写入ROM,运行过程中只能从ROM中读取数据,而不能改变ROM中的数值。      随机存取储存器,可以随时把数据写入任一指定地址的储存单元,也可以随时从任一指定地址中读取数据。其读写速度是由时钟频率决定的。RAM主要用来存放程

    2023年04月08日
    浏览(45)
  • usb相机转为ip网络相机(ubuntu)

    首先,需要确保你的Ubuntu系统上已经安装了VLC Media Player,如果没有安装,则可以通过以下命令进行安装: 首先,我们需要找出你的USB摄像头的设备路径。可以通过运行以下命令来查找: 这将返回诸如 /dev/video0,/dev/video1 等设备路径。通常,/dev/video0 是你的主要摄像头。 在找

    2024年01月17日
    浏览(35)
  • vivado 添加现有IP文件、生成IP

    添加现有IP文件 作为从AMD IP目录添加和自定义IP的替代方案,您可以直接添加XCI或XCIX文件。此过程不同于从按以下方式编目: •XCI或XCIX文件可能是早期版本,也可能是相同或完全自定义的版本AMD IP目录中发现的类似IP。 •XCI或XCIX文件可能包括必要的文件或输出产品,以支持

    2024年02月01日
    浏览(39)
  • Vivado时钟IP核

    本文以Xilinx ZYNQ为例对FPGA的时钟资源进行介绍。 时钟资源主要有以下几方面: 全局时钟 (Global clocks)为整个设备提供时钟; 区域时钟 (Regional clocks)为一个区域(和相邻区域)的时钟提供时钟; IO 时钟 (IO clocks)为 IO 结构提供时钟; 时钟管理模块 (Clock management tiles)

    2024年02月02日
    浏览(35)
  • Vivado IP核解锁

    Vivado工程中有IP核被锁住的情况,主要原因有用新版本的Vivado去打开旧版本的工程、Vivado工程导入IP核的原工程和当前工程的FPGA开发板不一致等。 可以通过如下步骤解锁IP核: 1、Tools–Report–Report IP Status 2、默认情况下被锁住的IP核会被自动勾选,如未勾选,则自己点击相应

    2024年02月14日
    浏览(31)
  • windows ipv4 多ip地址设置,默认网关跃点和自动跃点是什么意思?(跃点数)

    在今天的网络世界中,IP地址是任何设备需要在线通信的重要组成部分。它们允许我们将数据发送到正确的目的地,就像邮政编码一样。但是,有时一个设备可能需要配置多个IP地址来执行特定任务,比如在Windows环境下。同时,理解如何有效地管理这些IP地址,包括理解默认网

    2024年02月12日
    浏览(52)
  • 洛谷 Floating point exception: 8 Floating-point exception. 报错

    用g++编译c++程序的时候,出现了报错Floating point exception: 8 后来一经测试,发现rand() % 0搞的鬼,对0取模就会这样,所以用%前一定要判断下非0才行。 是因为使用我的gcd,然后没有对a=0时进行特判

    2024年02月14日
    浏览(35)
  • Vivado DDS IP配置

            本文记录Vivado中DDS IP核相关配置方法,主要涉及输出信号位宽、频率、频率分辨率、相位等相关内容。       一、点击 IP Catalog,打开DDS IP配置界面 Configuration界面: 1、System Requirement         System Clock:产生DDS的时钟         Number of Channels:默认为1 2、System Par

    2024年02月15日
    浏览(39)
  • 如何获取vivado IP列表

    TCL命令如下:    运行vivado TCL显示  问题在于 { 前面需要有空格分开。

    2024年02月13日
    浏览(57)
  • Vivado自定义IP核

    在FPGA设计中,使用IP核是提高开发效率的关键,不用重复造轮子。然而,Vivado中自带的IP核并不能满足所有需求。在这种情况下,设计自己的IP核非常有用,因为它可以根据具体需求定制化。本文将介绍如何在Vivado中创建自定义IP核。 IP核是一种可重用的硬件模块,能够在不同

    2024年02月05日
    浏览(35)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包