我的 System Verilog 学习记录(13)

这篇具有很好参考价值的文章主要介绍了我的 System Verilog 学习记录(13)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

我的 System Verilog 学习记录(13)


引言

本文简单介绍 SystemVerilog 的 断言。

前文链接:

我的 System Verilog 学习记录(1)

我的 System Verilog 学习记录(2)

我的 System Verilog 学习记录(3)

我的 System Verilog 学习记录(4)

我的 System Verilog 学习记录(5)

我的 System Verilog 学习记录(6)

我的 System Verilog 学习记录(7)

我的 System Verilog 学习记录(8)

我的 System Verilog 学习记录(9)

我的 System Verilog 学习记录(10)

我的 System Verilog 学习记录(11)

我的 System Verilog 学习记录(12) 



介绍

系统的行为可以写成在任何时候都应该为真的断言。因此,断言用于验证定义为属性的系统行为,也可以用于功能覆盖。

设计的参数是啥?

如果断言正在检查的设计的属性没有以预期的方式运行,则该断言将失败。例如,假设设计请求仲裁,并期望在接下来的四个周期内收到一个ack。但是,如果设计在第五个周期中得到一个ack,那么在4个时钟内返回一个ack的属性就会被违反,断言将失败。
如果断言正在检查的设计属性被禁止发生,则断言将失败。例如,假设一个小的处理器解码从内存中读取的指令,遇到一个未知的指令,并导致一个致命的错误。如果设计中不会出现这样的场景,则违反设计中只能从内存中读取有效指令的属性,断言失败。
从上面的两个例子中可以明显看出,一个给定设计的属性是通过编写SV断言来检查的。

为何需要断言?

断言只不过是对功能检查器的一种更简洁的表示。由断言所表示的功能也可以被写为一个涉及到更多的代码行的系统验证器任务或检查器。这样做的一些缺点如下:

  • SV 非常冗长,难以维护,并根据属性的数量来缩放代码
  • 作为一种过程性语言,很难编写在同一时间段内涉及许多并行事件的检查器

我的 System Verilog 学习记录(13)

SystemVerilog断言是一种用于指定时态条件的声明性语言,非常简洁且更易于维护。

我的 System Verilog 学习记录(13)

断言语句类型

我的 System Verilog 学习记录(13)

构造断言块 

时序

多个逻辑事件的时序通常构成任何设计的功能。这些事件可能跨越多个时钟,或者只存在于一个时钟周期中。为了保持简单,可以使用简单的断言来描述较小的事件,然后可以使用这些断言来构建更复杂的行为模式。

我的 System Verilog 学习记录(13)

属性/参数

这些事件可以表示为一个序列,并且可以组合多个序列以创建更复杂的序列或属性。为了断言序列或属性,必须在序列或属性中包括时钟事件。

我的 System Verilog 学习记录(13)

 有两种断言类型 - 立即和同时。

立即断言

立即断言像过程块中的语句一样执行,并遵循仿真事件语义。这些断言用于在仿真期间验证立即属性。

我的 System Verilog 学习记录(13)

同时断言

并发断言基于时钟语义并使用其表达式的采样值。电路行为使用SystemVerilog属性描述,该属性在给定时钟上每次都会被评估,并且仿真中的失败表明所描述的功能行为被违反。

我的 System Verilog 学习记录(13)

创建断言的步骤:

  • 创建布尔表达式
  • 创建序列表达式
  • 创建属性
  • 断言属性

示例

第一序列s_ab在a为高时确认下一个时钟b为高,第二序列s_cd在c被发现为高后2个时钟确认d为高。

我的 System Verilog 学习记录(13)


立即断言

立即断言基于仿真事件语义执行,需要在程序块中指定。在仿真过程中,它与 if 语句中的表达式相同。
如果表达式在执行语句时保持为true,则立即断言将传递,如果表达式的计算结果为false(X、Z或0),则将失败。这些断言旨在用于仿真,并不适用于形式验证。它可以用于RTL代码和测试台来标记仿真中的错误。

用法

我的 System Verilog 学习记录(13)

设计中的立即断言

下面是一个示例,其中设计使用立即断言来检查对FIFO的 push 请求是否在FIFO已经满的时候到来。如果 assert 语句中的表达式求值为 true,则执行第一个 begin end 块,如果该表达式求值为false,则计算 else 部分。这与 if 构造非常相似,不同之处在于用户不需要放置 display 语句来标记错误。

我的 System Verilog 学习记录(13)

如果没有这样的即时断言,使用额外的努力和资源的并发断言来复制通向该特定点的逻辑。

我的 System Verilog 学习记录(13)

 仿真结果:

我的 System Verilog 学习记录(13)

Testbench中的立即断言

假设创建了一个名为Packet的类并将其随机化。然而,此示例有一个约束错误,随机化将失败。但是,失败将显示为警告消息,如果用户不够小心,测试可能会显示不正确的行为,甚至可能看起来通过。

我的 System Verilog 学习记录(13)

仿真结果:

我的 System Verilog 学习记录(13)

相反,可以在随机化方法调用上放置立即断言,以确保返回值始终为1,表示随机化成功。如果断言失败,它会提示用户首先查看失败,从而减少调试工作。

我的 System Verilog 学习记录(13)

 文章来源地址https://www.toymoban.com/news/detail-400562.html


并发(同时)断言

并发断言描述了跨越仿真时间的行为,并且只在时钟提示出现时进行评估。
SV并发断言语句可以在与其他语句并发运行的模块、接口或程序块中指定。以下是并发断言的属性:

  • 基于采样变量中的值,在时钟边缘评估测试表达式
  • 在准备区域对变量进行采样,并在模拟调度器的观测区域对表达式进行评估。
  • 它可以被放置在程序块、模块、接口或程序块中
  • 它可以用于动态的和形式验证技术

示例1

两个信号a和b被声明并在时钟的正边缘驱动,以说明并发断言是如何工作的。断言是由即时属性上的断言语句编写的,该属性定义了时钟事件中信号之间的关系。
在这个例子中,在整个仿真中,信号a b 都期望在时钟的正边拉高。对于发现a、b为零的所有实例,断言都将失败。

我的 System Verilog 学习记录(13)

断言在CLK的每个正沿上执行,并使用预置区域中的变量的值来计算表达式,该区域是时钟给定边沿之前的增量周期。因此,如果在与时钟相同的边沿上从0变为1,则Take for Assertion的值将为零,因为它恰好在时钟边沿之前为零。

 

我的 System Verilog 学习记录(13)

 可以看出,对于发现a或b为零的所有情况,断言都失败,因为在整个模拟持续时间内,断言语句中给出的表达式预期为真。

我的 System Verilog 学习记录(13)

示例2

定义为ASSERT语句的属性的表达式从上面的示例修改为OR条件。

我的 System Verilog 学习记录(13)

示例3

被定义为ASSERT语句的属性的表达式从上面的示例修改为XNOR条件;

我的 System Verilog 学习记录(13)

 


$rose,$fell,$stable

序列是SystemVerilog断言中的一个简单构建块,它可以表示某些表达式,以帮助创建更复杂的属性。

简单序列

我的 System Verilog 学习记录(13)

 

我的 System Verilog 学习记录(13)

 $rose

系统任务 $rose 用于检测给定信号的正沿。在这种情况下,$rose 表示预期在CLK的每个后沿上都能看到a的后沿。因为SystemVerilog断言在预置区域中求值,所以它只能在预置区域中检测给定信号的值。当信号的值在第一个边沿为0,然后在下一个边沿为1时,假设已经发生了正边沿。因此,这需要识别2个时钟。

我的 System Verilog 学习记录(13)

在下图中可以看到,检测到了一个正沿,并且断言在30 ns的时候通过。这是因为AIS的值在10 ns时为0,在30 ns时为1,断言完成并被证明是成功的。

我的 System Verilog 学习记录(13)

$fell

系统任务 $felli 用于检测给定信号的负边缘。在这种情况下,$fell  表示 a 的负边缘预计会出现在 clk 的每个姿态上。因为 SystemVerilog 断言在预置区域中计算,所以它只能检测预置区域中给定信号的值。当信号的值在第一个边上是1,然后在下一个边上是0时,假设已经发生了负边。因此,这需要识别2个时钟。与 $rose 相反

我的 System Verilog 学习记录(13)

我的 System Verilog 学习记录(13)

 $stable

指被检测信号的电平未出现跳变。

我的 System Verilog 学习记录(13)

我的 System Verilog 学习记录(13)

 


断言时延 ##

## 操作符

如果a在任何给定时钟周期不为高,则序列在同一周期开始和失败。但是,如果a在任何时钟上为高,则在两个时钟之后,如果b为高,则断言开始并成功。如果在两个时钟之后,b为低,则断言失败。

我的 System Verilog 学习记录(13)

 

我的 System Verilog 学习记录(13)

 



到了这里,关于我的 System Verilog 学习记录(13)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 学习记录1.13

    闭包: 可以访问外部函数的变量,在内层函数中访问到外层函数的作用域. 她可以创建私有变量,延长变量的生命周期。  function father() { Var name = “baiyun”;  function son() { Console.log(name,”name”); } son() } father(); 柯里化函数的应用:目的在于避免频繁调用具有相同参数函数的同

    2024年01月18日
    浏览(38)
  • 【FPGA学习记录3-1】Verilog语法之Verilog的数据类型

    写在前面 本科时学过FPGA的相关课程,因此对于Verilog相关语法的学习重在回顾。 1.Verilog的数据类型 Verilog 最常用的 2 种数据类型就是 线(wire)与寄存器(reg) ,其余类型可以理解为这两种数据类型的扩展或辅助。 1.1wire类型 wire 类型表示硬件单元之间的物理连线,由其连接

    2024年02月02日
    浏览(46)
  • Verilog学习记录3——三目运算符

    进阶示例: 以牛客网 VL1 四选一多路器 为例 使用三目运算符写法:

    2024年02月11日
    浏览(61)
  • HDLBits-Verilog学习记录 | Verilog Language-Modules(1)

    practice:You may connect signals to the module by port name or port position. For extra practice, try both methods. 两种方法: 1、You may connect signals to the module by port name 注:mod_a的端口与top_module的输入输出端口顺序一致,按照位置从左到右适配 2、port position 注:这里直接将两者进行绑定 practice: Thi

    2024年02月11日
    浏览(37)
  • 从零开始学习 Java:简单易懂的入门指南之MAth、System(十二)

    tips:了解内容 查看API文档,我们可以看到API文档中关于Math类的定义如下: Math类所在包为java.lang包,因此在使用的时候不需要进行导包。并且Math类被final修饰了,因此该类是不能被继承的。 Math类包含执行基本数字运算的方法,我们可以使用Math类完成基本的数学运算。 要想

    2024年02月12日
    浏览(44)
  • Verilog学习记录(一):时序逻辑代码设计和仿真

    本次学习的内容来自B站:Verilog零基础入门  其他相关引用以贴上原链接 时序逻辑电路 一、计数器 1.原理及代码实现 2.Modelsim仿真 二、四级伪随机码发生器 1.原理及代码实现 2.Moselsim仿真 总结  时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称,主要由 存储电路

    2024年02月03日
    浏览(53)
  • 基于Windows系统的Hadoop伪分布式模式部署-从零开始(我的学习记录)

    目录 前言 一.JDK的下载安装配置 1.JDK 下载 2.JDK 安装 3.JDK 环境变量配置 4.验证JDK安装是否成功 5.重点? 二.Hadoop部署以及工具集winutils 1.下载Hadoop解压/下载winutils以及\\\"安装\\\"         下载Hadoop和winutils         \\\"安装\\\"winutils 2.配置Hadoop环境变量/配置Hadoop文件 Hadoop配置环境变量

    2024年04月13日
    浏览(62)
  • java8 Instant 计算方法耗时, 再见了我的System.currentTimeMillis()

    以下是一个 Java Instant 计算方法耗时的示例代码: 在上述示例代码中,我们使用 Instant.now() 方法获取当前时间,并在执行需要计算耗时的方法前后分别获取当前时间,然后使用 Duration.between() 方法计算两个时间点之间的时间差,并将结果输出到控制台。 在示例代码中,我们使

    2023年04月10日
    浏览(45)
  • 【system verilog】SV Assertion 断言

    SystemVerilog Assertion(SVA)–断言 一言以蔽之:断言是设计属性的描述。 如果一个在模拟中被检查的属性(property)不像我们期望的那样表现,那么这个断言失败。 如果一个被禁止在设计中出现的属性在模拟过程中发生,那么这个断言失败。 一系列的属性可以从设计的功能描述中推

    2024年02月16日
    浏览(41)
  • 一、深度学习引言

    数据的集合称为 数据集 ,每个数据集由一个个的 样本(sample,example) (或称为 数据点(data point) / 数据实例(data instance) )组成,每个样本由一组 特征(features,或协变量(covariates)) 属性组成.需要预测的属性称为 标签(label 或目标(target) 。 在深度学习中,模型是一种数学

    2024年02月08日
    浏览(35)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包