带隙基准电压源的版图设计

这篇具有很好参考价值的文章主要介绍了带隙基准电压源的版图设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

前言

带隙基准电压源作为模拟集成电路和数模混合信号集成电路的一个非常重要的单元模块,在各种电子系统中起着非常重要的作用。随着对各种电子产品的性能要求越来越高,对基准电压源的要求也日益提高,基准电压源的输出电压温度特性以及噪声的抑制能力决定着这个电路系统的性能。带隙基准源具有与标准CMOS工艺完全兼容,可以工作于低电源电压下等优点,另外还具有低温度漂移、低噪声和较高的电源抑制比(PSRR)等性能,能够满足大部分电子系统的要求。

1 设计题目及要求

1.绘制带隙基准电压源的版图,运用已经学过的添加伪管、质心对称,版图绘制方法。
2. 绘制带隙基准电压源的电路图(schematic)和版图(layout),对版图进行DRC验证、LVS验证,并且通过DRC验证、LVS验证。
3.正确设定相关参数并绘制版图。器件参数如下:
M1-2/μm W/L=3/0.18
M3-4/μm W/L=3/0.18
M5/μm W/L=3/0.18
Q1 Q2 Q3 n=1 n=8 n=7
R1/kΩ 2.15
R2/kΩ 10.6
VDD/V 1.8

2 设计内容及过程

2.1 设计内容

绘制带隙基准电压源的电路图(图2-1)和版图,电源电压VDD=1.8V,电阻R1=2.15kΩ,R2=10.6kΩ,NMOS管M1、M2的宽长比W/L=3μm/0.18μm,PMOS管M3、M4、M5的宽长比W/L=3μm/0.18μm,双极型晶体管Q1含有1个PNP管,双极型晶体管Q2含有8个PNP管,双极型晶体管Q3含有7个PNP管,且他们为并联关系。
带隙基准电压源的版图设计

2.2 设计过程

根据相关要求,对M1、M2管要采用质心对称的方式实现更好的匹配;对M3、M4、M5要采用插值结构并且还要添加伪管,以实现电路的匹配;设定双极结型晶体管Q1、Q2、Q3的数量分别为1、8、7个,在版图设计中将这16个BJT排列成44的矩阵,以实现最好的匹配;为了实现所需求的大电阻R1、R2,选择rnpoly型电阻,并对该电阻添加伪管,以实现最佳的匹配,在工艺中不会出现差错,还要将大电阻划分为多个电阻串联的形式来实现,以减少电阻占用面积,在确保功能逻辑正确的前提下,使芯片面积最小化。
带隙基准电压源的版图设计

2.3 带隙基准电压源版图设计的绘制

下图为电阻阵列的版图,虽然各个电阻所在电路的位置和功能不同,但一般选择同样的单位尺寸电阻,然后采用电阻串并联的形式得到。由于电路中电阻的重要性,加入保护环将电阻阵列围绕,降低其他电路噪声对其的影响,另外在电阻阵列边界加入dummy电阻以提高匹配程度。
带隙基准电压源的版图设计
下图为带隙基准电压源电路中的双极型晶体管(BJT)阵列版图,版图主要采用矩形阵列形式,必要情况下在周围采用dummy双极型晶体管进一步提高匹配程度,并同样采用保护环提高噪声性能。
带隙基准电压源的版图设计
为了降低外部噪声对差分晶体管对的影响,需要将其采用保护环进行隔离,将两个晶体管对放置的较近并且成轴对称布局来降低其失调电压;输入差分晶体管对两侧分别采用dummy晶体管来降低工艺误差带来的影响。其中,PMOS全部采用插指结构,NMOS采用质心对称。
PMOS管的插指结构:
带隙基准电压源的版图设计NMOS的质心对称:带隙基准电压源的版图设计
带隙基准电压源整体版图
带隙基准电压源的版图设计

3 总结

绘制版图建议先学习模拟集成电路版图的艺术。文章来源地址https://www.toymoban.com/news/detail-401346.html

到了这里,关于带隙基准电压源的版图设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • [电路]5-电压源、电流源的串联和并联

    1-发出功率和吸收功率关系 2-独立源和受控源 3-基尔霍夫定律 4-两端电路等效变换、电阻串并联 5-电压源、电流源的串联和并联 根据各个理想电压源的电压参考方向,得到如下表达式: u S = u S 1 + u S 2 = ∑ u S k u_S = u_{S1} + u_{S2} = sum u_{Sk} u S ​ = u S 1 ​ + u S 2 ​ = ∑ u S k ​ 具

    2024年02月02日
    浏览(43)
  • TL431电压基准使用

    TL431具有体积⼩、基准电压精密可调,输出电流⼤等优点,所以⽤TL431可以制作多种稳 压器。其性能是输出电压连续可调达36V,⼯作电流范围宽达0.1~100mA,动态电阻典型值 为0.22欧,输出杂波低。其最⼤输⼊电压为37V,最⼤⼯作电流为150mA,内基准电压为 2.5V,输出电压范围

    2024年02月13日
    浏览(40)
  • Proteus8 交流220V电压源的两种设置方法

    如图:两种仿真  --------------------------------------------------------------------- 添加sine ,并修改其参数,“频率” 50 ,功率填写电压有效值 220,如果选 “振幅” 就是填写 峰值 311.127 计算方式:220 X √2 = 311.127  (有效值*根2 = 峰值/幅值)   加一个交流电压表 再加一个地 开始仿真

    2024年02月01日
    浏览(40)
  • 5.1.3 电压基准源TL431

    稳压二极管在电源电路中常用于电压基准,但稳压管的实际稳压值往往是一个范围,且易受温度影响而波动。在实际的电源电路设计方案中,大量使用性价比较高的 带隙基准源 取代普通的稳压二极管作为 电压基准 。 以TL431BIDBVR为例,TL431BIDBVR是美国TI公司生产的一款 三端可

    2024年02月19日
    浏览(36)
  • 模拟集成电路设计:Bandgap电路设计及版图实现

    一、目的: 1、熟悉模拟集成电路设计的基本流程,实现Bandgap电路设计; 2、熟悉Linux系统及Cadence Virtuoso icfb设计、仿真软件的使用方法。 二、原理: 1 、设计目标: Bandgap设计目标:提供稳定的电压基准:具有一定的绝对精度(例如3%,5%)、温漂系数小(例如20ppm);尽可能大的电

    2024年02月03日
    浏览(78)
  • cadence allegro 设计时旋转整个版图方法和步骤

    在做PCB设计时,如果需要对整个PCB板进行旋转,具体操作的步骤如下所示:  第一步,将PCB上所有元素进行解锁Unfix,然后点击Display-Color/Visibility选项,在弹出的对话框中点击Global Visibility:后面的On按键; 第二步,在弹出的对话框中点击“是”按键,然后点击Color Dialog选项卡

    2024年02月11日
    浏览(39)
  • 版图设计工具解析-virtuoso的display.drf文件解析

    virtuoso的版图颜色定义分析 下图为virtuoso的版图颜色,包括填充,轮廓,彩点,线形 本文以smic18mmrf的display.drf文件进行解析 smic18的PDK包下存在display.drf文件  打开文件display.drf文件后看到如下内容 1. 颜色定义模块 采用了RGB格式定义了颜色变量 2. 彩点stipple 以位图的形式定义了

    2024年02月06日
    浏览(42)
  • 集成电路CAD课程实验报告:二输入与非门电路设计、版图设计与仿真

    一、实验目的: 1、掌握Cadence Virtuoso快捷键技巧,学会使用Cadence进行原理图设计、版图设计、原理图仿真。 实验使用AMI 0.6u C5N工艺,了解NCSU Cadence设计套件(NCSU_Analog_Parts库)的使用。 实现二输入与非门电路设计、版图设计与仿真。 实验步骤: 在库管理器中添加一个库,为

    2024年02月04日
    浏览(76)
  • Java设计模式-前言

     馆长准备了很多学习资料,其中包含 java方面,jvm调优,spring / spring boot /spring cloud ,微服务,分布式,前端,js书籍资料,视频资料,以及各类常用软件工具,破解工具  等资源。请关注“IT技术馆”公众号,进行关注,馆长会每天更新资源和更新技术文章等。请大家多多关

    2024年01月21日
    浏览(41)
  • 从IC版图Layout的视角看待VLSI从设计到流片、FAB制造 【VLSI】

    本篇文章将根据我们在 CMOS 制造系列中学习的制造步骤跟进一步理解 CMOS 布局Layout。光刻是将图案从掩模转移到基板的过程,Layout版图设计是绘制制造过程中使用的掩模MASK。 Integrated circuit layout , also known IC layout , IC mask layout , or mask design , is the representation of an integrated circui

    2024年02月16日
    浏览(35)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包