Cadence使用记录

这篇具有很好参考价值的文章主要介绍了Cadence使用记录。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

 记录了一些自己在cadence仿真过程中出现的问题

1.收敛问题

平时使用spectre仿真veriloga模型比较多,目前遇到过很多次收敛问题,也就是“ERROR (SPECTRE-16080): No DC solution found (no convergence).  Last acceptable solution computed at 6.6 uA.”,在这里总结一下目前查到的解决方法。

  • 设定结点初值( . nodeset )
  • 更改电源值、信号的Rising Time、Falling Time
  • 改变simulation-option-analog的tolerance数量级

2.veriloga模型变量的CDF显示

在veriloga模型里会定义一些parameter,每次在代码里修改就很麻烦,CDF(Component Description Format)提供了解决方法:通过tools-CDF-edit,选择“Base”作为变量类型,即可添加可供编辑的变量,然后在原理图中选中器件再按q,即可修改。

Cadence使用记录

打开CDF edit界面如下:

Cadence使用记录

 简单记录一下在type为“srting”时,几种选项的含义:

Parse as CEL:仅用于string类型变量。

  • “Yes”:将字符串解析为表达式,将参数作为表达式处理

Parse as number:此属性仅用于string类型的变量包含数字的情况。

  • “Yes”:将字符串解析为数字,当Parse as CEL为"Yes"时,Parse as number必须为"Yes"

 Store Defalt:默认情况下,Store default设置为"no"。

  • "Yes":将此属性设置为“是”的一个缺点是,如果参数的默认值更改,则使用默认值的现有实例不会自动更改为新的默认值。也就是说,它们保留旧的默认值。

Defalt value:参数默认值,int、float、radio、cyclic和netset类型的参数必须具有默认值。如果未为这些类型的参数指定默认值,CIW中的错误消息将显示未指定默认值的参数列表。

Display Condition :确定此参数是否显示在显示CDF参数的表单中。

Editable Condition:确定是否可以在显示CDF参数的表单中编辑此参数。

Units:此属性仅用于字符串类型参数,且Parse as number为"Yes",单位属性必须是以下之一:resistance, capacitance, inductance, conductance, time, frequency, power, powerDB, lengthMetric, lengthEnglish, angle, voltage, current, or temperature.

  • 要注意的是
  1. 在添加时将最底层元件中的变量设为全局变量[@name],在引用其symbol的时候才能在电路图上直接修改其值(坑)
  2. 同时添加CDF变量时需要在base中添加,不然退出后不能保存设置,
  3. 添加变量类型选择string否则无法扫描参数,添加时将“parse as CEL”和“parse as number”选为yes

Cadence使用记录

3.仿真结果格式

在进行DCanalysis时遇到warning"WARNING (SPECTRE-16707): Only tran supports psfxl format, result of other analyses will be in psfbin format."

在ADE菜单中output-save all-output format中选择psf格式即可。

4.闪退问题

由于需要运行verilogA程序,在仿真结束后的画图环节基本每三张图闪退一次,尝试了扩大虚拟机内存,增加处理器,删掉无用驱动等都不行,所以干脆就不绘图了,直接计算器输出结果...

5.复制symbol

有时候在建新器件的时候不想重新画symbol,可以直接复制。

先右键需要被复制的symbol,选择copy,选择from... to...。

Cadence使用记录

 然后再从需要建立symbol的原理图或者代码上选择creat-cellview from cellview

Cadence使用记录

 最后选中刚复制过来的那个symbol-OK-modify就完成了。

Cadence使用记录

【注意】要重新建立仿真文件,在这里一个疏忽又踩了大坑...

6.Virtuoso绘制原理图时连线与端口对不齐

我在使用别人绘制的原理图时发现无法连接端口,解决方法参考:模拟IC设计中的软件操作:Cadence Virtuoso Schematic 电路原理图编辑技巧 - 哔哩哔哩 (bilibili.com)具体就是调节snap的spacing:

Cadence使用记录文章来源地址https://www.toymoban.com/news/detail-401639.html

到了这里,关于Cadence使用记录的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence仿真报错:【SF-23】解决方法

    cadence仿真时,偶尔会遇到报错信息 SF-23 。 这里一般有以下几种解决方法: 1. 在ams中,未添加有效的view / lib 需要在蓝色框内添加有效的库文件,使得红色框内没有报错信息 2. 器件命名错误 调用器件时,编辑器件特性时 Model name必须和调用的仿真库中的名字一致 3. 跑完后仿

    2024年02月11日
    浏览(36)
  • 02、Cadence使用记录之创建元器件---原理图和封装(OrCAD Capture CIS)

    参考的教程是B站的视频:allegro软件入门视频教程全集100讲 前置教程: ## 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 这边作为示例,使用TPS450作为要绘制的原理图器件,其基本的Symbol可以参考器件手册TPS5450 : 打开前置教程中创建的工程,先选中

    2024年02月06日
    浏览(59)
  • Cadence仿真笔记(二):传统noise仿真—共源极的噪声

    [[CS共源极]]:电流源做负载,衬底接地 [[DTMOS]]构成的CS:衬底接栅极 1. noise 仿真器设置 输出端口为单端口时,负极选择gnd 2. main form设置 设置需要展示的噪声: 1. 输入噪声 DTMOS的CS噪声更大: 2. 增益 DTMOS的CS增益也更小: 在结果显示器中的\\\"Brower\\\"中显示的“noise”,其中的

    2024年02月11日
    浏览(32)
  • 根据cadence设计图学习硬件知识day04了解一些芯片

            PI3PCIE3212是PCIe Gen3.0、8Gbps、4对2差分,PCI ExpressR 3.0性能,8.0Gbps  双向信道多路复用器/多路分解器开关。由于其低的位对位偏斜,高的通道对通道噪声隔离双向操作和带宽,该产品是PCI Express°3.0信号的理想选择3dB带宽:8.1GHz以8.0Gbps进行切换。低位到位倾斜,最大

    2023年04月22日
    浏览(63)
  • 根据cadence设计图学习硬件知识day05 了解一些芯片

    1.NXS0102DC 介绍         NXS0102是一款2位双电源转换收发器,具有自动方向感测功能,可实现双向电压电平转换。它具有两个2位输入输出端口(An和Bn)、一个输出使能输入(OE)和两个电源引脚(VCC(A)和VCC(B))。VCC(A)可以以1.65V和3.6V之间的任何电压供电,VCC(B)可

    2023年04月26日
    浏览(28)
  • cadence——MOS晶体管I-V特性曲线仿真

    新建原理图,将MOS管的栅极电压设为变量Vg,漏极电压设为变量Vd 打开ADEL,点击Variables——Copy From Cellview添加变量;并选择dc仿真,对Vd进行扫描 以Vg作为参变量进行仿真,点击Tools——Parametric Analysis进行设置 选择漏极电流作为输出,进行仿真即可得到I-V特性曲线 仿真绘制

    2023年04月15日
    浏览(37)
  • Cadence 17.4 PSpice仿真555定时器输出方波

    目录 一、引言 二、555定时器组成多谐振荡器原理图 1、555定时器多谐振荡器  2、OrCAD PSpice 555定时器原理图  1) PSpice新建仿真项目 2) PSpice仿真器件选取 3)PSpice 555定时器产生方波原理图

    2024年02月08日
    浏览(78)
  • 【工具小技巧】Cadence Virtuoso DC仿真时显示想要的器件信息

    使用Cadence Virtuoso进行模拟设计时,通常会先进行静态工作点的设置,需要进行DC仿真,通过Annotate--DC operating points设置可以在器件边上显示这些信息,方便查看。   在查看静态工作点时,通常我们会关心Vds、Vth、Vgs、Vdsat等参数,通过调整W/L使得mos管器件处于饱和区并有合适

    2024年02月12日
    浏览(38)
  • (四)基于cadence 617 对二级管负载的共源电路进行仿真

    二极管等效电阻 ≈ 1 / g m approx 1 / g_{m} ≈ 1/ g m ​ 此时作用就相当于负载R D V X / I X = ( 1 / g m ) ∥ r O ≈ 1 / g m V_{X} / I_{X}=left(1 / g_{m}right) | r_{O} approx 1 / g_{m} V X ​ / I X ​ = ( 1/ g m ​ ) ∥ r O ​ ≈ 1/ g m ​   当V GS V TH 时,MOS器件处于截止区   当V GS V TH 后,由于栅漏短接

    2024年02月07日
    浏览(35)
  • 亚阈值区MOSFET阈值电压Vth随温度变化曲线仿真【Cadence】

    这里我使用的工艺是SIMC的0.18微米工艺库,电路如下图: 其中NMOS的W/L设为6u/3u,可根据实际情况而定。 Vds的初始值设定为80mV,Vgs的初始值设定为200mV,目的是保证NMOS工作于亚阈值区。 选择使用dc分析,勾选Save DC Opearting point选项后,点击OK。 点击Tools,选择parametric Analysis,扫

    2024年02月12日
    浏览(32)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包