cadence virtuoso进行AMS仿真踩坑记录和解决方法

这篇具有很好参考价值的文章主要介绍了cadence virtuoso进行AMS仿真踩坑记录和解决方法。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、安装INCISIVE

想进行AMS仿真首先需要安装INCISIVE(网上很多人管这个叫安装IUS,我也不知大它俩什么关系,hhh)。INCISIVE不是cadence virtuoso自带的,需要额外安装,我安装时候参考的这篇安装教程:https://blog.csdn.net/YYP_8020/article/details/107252366
我已经安装的virtuoso是IC617和MMSIM151,因此我就选择了上面这篇安装教程安装INCISIVE151。我当时在找安装教程时,网上说INCISIVE版本相对于已安装的virtuoso太老是不行的。
在安完INCISIVE151后,还要在InstallScape上用Configure功能再重新设置IC,实现连接IC和INCISIVE,具体方法我参考的是https://www.jianshu.com/p/c49b798f1baf和
https://bbs.eetop.cn/thread-479940-1-1.html

二、报错ERROR (SFE-23): “analog/input.scs” 13: The instance M0' is referencing an undefined model or subcircuit,nch3’. Either include the file containing the definition of nch3', or definench3’ before running the simulation.

安装完INCISIVE并配置好IC之后就可以仿真了。具体步骤我参考的是https://blog.csdn.net/mymatin1004/article/details/98804521。我按这个教程走遇到了几个报错,把这几个报错都解决了就仿真通过了。我当时搭建的电路如下:
cadence virtuoso进行AMS仿真踩坑记录和解决方法
gen是我按那个教程编写的数字模块,M0则是我从网上下载安装的tsmc18rf库里的nmos。
我点击仿真运行图标后,遇到的第一个报错是:
ERROR (SFE-23): “analog/input.scs” 13: The instance ‘M0’ is referencing an undefined model or subcircuit, ‘nch3’. Either include the file containing the definition of ‘nch3’, or define ‘nch3’ before running the simulation.
大概就是说没有认出来M0这个nmos是什么。
解决方法是:
点击Setup->Model Libraries
cadence virtuoso进行AMS仿真踩坑记录和解决方法
出现如下界面
cadence virtuoso进行AMS仿真踩坑记录和解决方法
点击click here to add model file,添加tsmc18rf的.scs文件
cadence virtuoso进行AMS仿真踩坑记录和解决方法
我的tsmc18rf库的.scs文件叫rf018.scs,在/tsmc18rf_1P6M/models/spectre文件夹下,/tsmc18rf_1P6M是我的工艺库文件夹。
然后点击选择section
cadence virtuoso进行AMS仿真踩坑记录和解决方法
我这里使用的M0是属于nch3,在tt_3v、ff_3v、fs_3v、sf_3v、ss_3v中有,具体可以查看rf018.scs的内容,里面应该会写哪些器件在哪些section中
cadence virtuoso进行AMS仿真踩坑记录和解决方法
tt、ff、fs、sf、ss代表的是工艺角,我这里就选择标准工艺角tt_3v。之后点击ok。再仿真,就不报这个错了。
实际上,我在普通仿真的时候,.scs都自动添加进来了,不知道为什么AMS仿真就要自己手动添加。(因此如果找不到.scs文件,可以看一下普通仿真时Setup->Model Libraries里面添加的.scs路径是什么,把相同的.scs手动添加到AMS仿真的Setup->Model Libraries里并选好section即可)

三、报错ncelab: *E,CUVNCM (./netlist.vams,26|17): No connection module found:Need an input port of discrete discipline logic, and an output port of continuous discipline electrical, at instance test_gen.I0.

这个报错网上说是缺少connectlib库,好像就是负责数字电路部分和模拟电路部分连接。解决方法是找到安装的INCISIVE路径,如图
cadence virtuoso进行AMS仿真踩坑记录和解决方法
在这个文件夹下找到/INCISIVE151/tools/affirma_ams/etc/connectLib,这个就是需要的链接库
cadence virtuoso进行AMS仿真踩坑记录和解决方法
接着就在virtuoso操作界面新建这个库就行,名字起connectLib,路径就是connectLib文件夹的路径,technology file我选的“Do not need process information”。点击ok。
cadence virtuoso进行AMS仿真踩坑记录和解决方法
添加connectLib库也可以直接手动在工程目录下的cds.lib添加一句DEFINE connectLib XXXXX (XXXXX为connectLib所在目录)
cadence virtuoso进行AMS仿真踩坑记录和解决方法
之后就可以再library manager中看到connectLib被添加进来了,里面有好多cell
cadence virtuoso进行AMS仿真踩坑记录和解决方法
接着回到仿真界面,点击setup->connect rules/ie setup
cadence virtuoso进行AMS仿真踩坑记录和解决方法
在这里选择需要的connect rules,
cadence virtuoso进行AMS仿真踩坑记录和解决方法
具体选择哪个connect rules可以查看/INCISIVE151/tools/affirma_ams/etc/connectLib下的readme文件,里面有各个connect rules的解释,我用的是3v电源电压,因此选了Connectrules_3V_full_fast
cadence virtuoso进行AMS仿真踩坑记录和解决方法
选好之后,点击add再点ok就好了。
cadence virtuoso进行AMS仿真踩坑记录和解决方法
再运行AMS仿真就不报错了。

四、报错信息如下

ld: BFD (GNU Binutils) 2.20 internal error, aborting at …/…/binutils-2.20/bfd/reloc.c line 446 in bfd_get_reloc_size

ld: Please report this bug.

collect2: ld returned 1 exit status
gnumake: *** [obj/optimize/5.0/libahdlcmi_connectLib__L2E_2__module__0x10000001_behavioral.so] Error 1

网上说这个是gcc版本问题(毕竟virtuoso是原本在centos、redhet上运行,放到Ubuntu上真的让它好不适应,hhh)
解决方法:
找到INCISIVE安装目录下的INCISIVE151/tools.lnx86/cdsgcc/gcc文件夹,里面有4.1和4.4两个文件夹

cadence virtuoso进行AMS仿真踩坑记录和解决方法
两个里面都有bin/gcc文件,把这两个gcc文件改个名备份,分别在终端执行sudo ln -s /usr/bin/gcc ./gcc,重新建立名为gcc的软连接,我也不知道仿真时用的是4.1还是4.4里面的bin/gcc,就两个都改了。
cadence virtuoso进行AMS仿真踩坑记录和解决方法
完成之后,再运行AMS仿真就不报错了。

五、总结

这些就是我在cadence virtuoso进行AMS仿真时踩的坑,本人比较小白,真的是花了好长时间才跑通AMS仿真,肯请大家斧正。文章来源地址https://www.toymoban.com/news/detail-406390.html

到了这里,关于cadence virtuoso进行AMS仿真踩坑记录和解决方法的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence学习篇(12) Cadence中使用Pspice进行电路仿真

    Pspice是集成到Cadence的一个电路仿真工具,虽然说Multisim也很好用,但是cadence作为国内市场占有率最高,国内大多数公司都在用Cadence,学习使用Pspice进行电路仿真是非常有必要的。那么我们今天就仿真一个比较简单的RC滤波电路。 那么如何安装Cadence,对于习惯使用破解版的我们

    2024年02月22日
    浏览(42)
  • (四)基于cadence 617 对二级管负载的共源电路进行仿真

    二极管等效电阻 ≈ 1 / g m approx 1 / g_{m} ≈ 1/ g m ​ 此时作用就相当于负载R D V X / I X = ( 1 / g m ) ∥ r O ≈ 1 / g m V_{X} / I_{X}=left(1 / g_{m}right) | r_{O} approx 1 / g_{m} V X ​ / I X ​ = ( 1/ g m ​ ) ∥ r O ​ ≈ 1/ g m ​   当V GS V TH 时,MOS器件处于截止区   当V GS V TH 后,由于栅漏短接

    2024年02月07日
    浏览(44)
  • CMOS 半加器和全加器&&数字集成电路&& Cadence Virtuoso

    NOR: NAND: 最重要的反相器: NOR: NAND: 最简单的反相器: 好,现在开始设计半加器 我是默认你是懂半加器原理的 这里先放一个模块间连线: 然后shift+f看细节图: 这里一个小技巧: 如果发生导线交叉,可以换个材料,否则就会短路。 直接看Schematic吧 到这里,应该能生成

    2024年02月13日
    浏览(55)
  • Cadence(virtuoso)集成电路设计软件基本操作——库和库文件

    学习目标 cadence中库类型及分类 cadence库结构及其各层级含义 库和库分类 基准库: sample存储普通符号;US_8ths存储各种尺寸和模版; Basic库则包含特殊管脚信息;Analog基本模拟器件单元库。 设计库:用户根据使用需要自行创建。 库和库结构 库(library) 单元(cell) 视图(view) 库和单元都是

    2024年02月12日
    浏览(41)
  • 【工具小技巧】Cadence Virtuoso Calculator Function Panel计算器函数功能介绍(持续更新……)

    在使用cadence virtuoso仿真过程中我们经常会关注一些电路指标,比如:运放的增益、带宽、相位裕度;bandgap的温漂系数、振荡器的振荡频率等。想要直观的知道这些指标的具体值,需要用到计算器中的函数,如下为计算器的图标和界面。    详细学习每个函数的具体含义和使

    2023年04月15日
    浏览(59)
  • 『踩坑记录』IDEA Spring initialzr新建Spring项目不能选择jdk8的解决方法

    Spring initializr新建Spring项目不能选低版本java 默认官方start.spring.io已不支持自动生成低版本jkd的Spring项目,自定义用阿里云的starter即可 用阿里云的就能支持低版本jdk了 欢迎关注我的CSDN博客 :@Ho1aAs 版权属于:Ho1aAs 本文链接:https://ho1aas.blog.csdn.net/article/details/134988225 版权声明

    2024年01月17日
    浏览(66)
  • cadence后仿真/寄生参数提取/解决pin口提取不全的问题

    会出现错误1,后有解决方案 第一步 :Netlist 第二步:LVS 先RUN,后按照图中1 2 3步骤操作 点击 OK 之后,显示 Calibre 信息,本次实例为 0 个警告, 0 个错误 点击 Close 之后,跳出寄生的管子和电容。 会出现常见错误2,见后文解决方案。 前/后仿真结果比较,操作步骤,如1和2

    2024年02月09日
    浏览(72)
  • 带隙基准(Bandgap Reference)基本原理和仿真——Virtuoso

    1.1负温度系数 1.2正温度系数 1.2带隙基准电路原理 从放大器的输入的正负两端看进去,经过输出拉回到输入,这里存在了两个反馈,一个正反馈,一个负反馈。 在这里可以将两条之路上的电流合并成一个支路,经过一个电阻再输出基准电压Vref。 其中电阻R4也会影响输出的基

    2024年01月23日
    浏览(35)
  • 记录Virtuoso导入工艺库心得

    一、导入工艺库文件名称 1、tsmc18rf; 2、smic18mmrf 二、准备步骤文件 1、存放相关文件的总文件夹; 2、设置4个基础文件夹:OA、PDK、pro、tar_pdk; 三、导入步骤 1、tar_pdk存放压缩或已解压的工艺库 图一 2、pro文件夹中存放工艺库文件夹中的cds.lib、display.drf文件。 图二  3、PD

    2024年02月03日
    浏览(40)
  • 初学Cadence遇到的问题和解决方法2-报错闪退

    如上图,在正常使用时Allegro PCB Designer 17.4提示错误, 点击 OK 后直接退出。下次再打开软件,直接提示错误,一样的闪退现象。 Program has encountered a problem and must exit, The design will besaved as a .sAv file that can be recovered using dbdoctor (ifapplicable). To resolve problem, first obtain the latest softwa

    2024年02月13日
    浏览(45)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包