基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

这篇具有很好参考价值的文章主要介绍了基于CMOSIS CMV4000的高速LVDS多通道成像系统设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

 最近新完成了一个有关CMOS的成像电路,传感器采用比利时CMOSIS公司出的CMV4000图像传感器。CMOSIS是由Cypress公司分离出来的大多数科研人员组成的,公司成立于2008年1月份,总部位于比利时的安特卫普。CMOSIS进行专业图像传感器的设计及生产,致力于医疗、机器视觉、运动分析、空间、生物计量及国防应用提供解决方案。

      该公司的标准货架产品列表如下:

Product

Resolution

Shutter Type

Pixel Size

Optical Format

Frame Rate

Output Interface

Applications

CMV300

0,3MP - 648(H) x 488(V)

Pipelined global shutter with true CDS

7.4 x 7.4 μm2

1/3''

300 fps (10 bit)

4 LVDS outputs @ 300 Mbps - 10-bit CMOS output @ 50 Mhz (150 fps)

3D imaging
Machine Vision
Motion Analysis
Barcode

CMV2000

2MP - 2048 (H) x 1088 (V)

Pipelined global shutter with true CDS

5.5 x 5.5 μm2

2/3''

340 fps (10 bit)
70 fps (12 bit)

16 LVDS outputs @ 480 Mbps

3D imaging
ITS
Machine Vision
Motion Analysis
Video/Broadcast

CMV4000

4MP - 2048(H) x 2048 (V)

Pipelined global shutter with true CDS

5.5 x 5.5 μm2

1''

180 fps (10 bit)
37 fps (12 bit)

16 LVDS outputs @ 480 Mbps

3D imaging
ITS
Machine Vision
Motion Analysis
Video/Broadcast

CMV12000

12MP - 4096(H) x 3072(V)

Pipelined global shutter with true CDS

5.5 x 5.5 μm2

APS-like

150 fps (10 bit)
90 fps (12 bit)

150 fps (10 bit) - 90 fps (12 bit)

ITS
Machine Vision
Motion Analysis
Video/Broadcast

CMV20000

20MP - 5120(H) x 3840(V)

Pipelined global shutter with true CDS

6,4 x 6,4 μm2

35mm

30 fps (12 bit)

16 LVDS channels @ 480 Mbps

3D imaging
Machine Vision
Motion Analysis
ITS
Scientific
Medical

CHR70M

70MP - 10000 (H) x 7096 (V)

Electronic rolling shutter with true CDS correction

3.1 x 3.1 μm2

35mm

3 fps

8 analog channels

Document Scanner
Medical
Machine Vision
Security
Scientific

            我的设计针对CMV4000芯片,分辨率为2048x2048,采用12bitsADC和12bitsLVDS模式,4output方式。CMV4000主时钟采用20MHz,数据率为240Mbps。

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

            FPGA使用ALTERA公司的EP2C8Q208,该芯片有4个bank,将一个bank设置为LVDS工作方式,其他3个bank为LVTTL IO。CMV4000的4个输出通道直接连接到FPGA芯片引脚。FPGA产生CMV4000工作所需的时钟信号和控制信号,还有SPI配置信号。

          其中包括:CMV_CLK  CMV4000主时钟,20MHz

                    CMV_RESN  CMV4000复位信号

                    F_REQ     图像请求信号

                    T_INT1/2  外部曝光控制信号

                    SPI_EN    SPI使能信号

                    SPI_CLK   SPI时钟

                    SPI_IN    SPI数据输入

                    SPI_OUT   SPI数据输出

                    LVDS_CMV_CLKN/P CMV4000LVDS时钟输入

            手册中给出了CMV4000的上电时序,必须严格按照CMV4000的上电时序来做。

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

            按照大多数的cmos图像传感器工作特点,CMOS在上电后需要对内部工作寄存器进行初始化,才用VHDL语言编写SPI物理层接口程序,和CMV4000初始化配置程序,配置CMOS的工作方式、设置曝光时间、增益、通道设置等参数。

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计
            

   MV4000上电配置结束后,FPGA发送图像请求,随即开始接收来自LVDS接口的串行数据,程序设置位对齐检测模块,当正确接收到字节/字数据之后,启动有效数据接收模块,在行场有效信号的同步下,正确接收图像数据。

  硬件上设置了两片2048x8bits的SRAM芯片,用于存储图像数据。由于整帧图像大小为2048x2048,所以需要将图像分为上下两部分分别存储在两片SRAM中。

  另外由于采用4通道模式,四个通道的像元数据同时到达,所以必须在12个像素位周期内存储完4个同时到达的四个像素数据。

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

  所以,存入SRAM1中的字节依次为,第一行第一个像素,第一行第512个像素,第一行第1024个像素,第一行第1536个像素,然后是第一行第二个像素,第一行第513个像素,第一行第1025个像素....

  第二行的数据依次类推...

   所以在SRAM读出的过程中,如果是依次读出SRAM中的数据,则数据传输到PC机之后,采集软件需要根据SRAM的存储次序,将图像数据重新排序回来,还原为原始的正常的图像。

  这里,硬件设计采用单通道LVDS接口,将图像数据传输到PC机的LVDS采集卡,上位机软件进行读取。该LVDS接口采用10MHz速度,所以传输一帧图像的速度较慢,大概为3s左右。

硬件电路如下图所示:

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

下面是上位机采集软件采集的完整的图像,图像大小为2048x2048.

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计
     为了调试方便,初始化过程中,曝光时间设置约为10ms,而在该系统的测试环境中,10ms的曝光时间太少了,传感器对于图像的电荷累计不足,而且在存储和读出SRAM过程中,均选取12bits图像中的低8位数据,所以上面的图像看起来,整体偏暗,且部分区域已经有了翻转的现象。但是整个数据采集和传输流程是没有问题的。

     接下来就是根据实际的应用环境,适当的设置曝光时间、增益等参数,选择图像的高位信息进行图像处理,以达到后端数据处理单元所需的最终效果。

     进一步提高fps:

   目前CMV4000采用的设计思路是4通道输出,12bits模式,数据率为240MHz。按照手册中的典型值:
   4通道输出,12bits模式,数据率480MHz,帧率37.5fps。
   按照如上计算,理论上,我们采用240MHz的数据率,帧率应该是18.75fps。每帧耗时53.333ms。

   如果数据率仍然使用240MHz,但是数据宽度改为10bits模式,则一个像素数据将减少2个数据时钟,即在10个数据时钟,即可输出一个像素数据。即,每个像素节省了2*1/240MHz=8.333ns。

   按此计算,一帧数据2048*2048个像素总共节省时间为:8.333ns*2048*2048=34.951ms。

   用当前设计的每帧耗时,减去可以节省下来的时间,就是10bits模式时,每帧图像的耗费时间:
   T=53.333ms-34.951ms=18.382ms。

   则在240MHz数据率,10bits模式下,理论帧率为:1/18.382=54.4fps。

   当然,这个值只是理论计算值,具体帧率还要根据实际测量得到。可通过测量FVAL信号宽度和周期计算得知。

  电脑模拟的星点图:

基于CMOSIS CMV4000的高速LVDS多通道成像系统设计

   文章来源地址https://www.toymoban.com/news/detail-406940.html

到了这里,关于基于CMOSIS CMV4000的高速LVDS多通道成像系统设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【核磁共振成像】单射成像和高速脉冲序列

      MRI扫描时间可表示为   其中 Nex为激发次数,NpE1和NpE2是两个相位的编码步数 。而通常运行于 2D断层的高速成像 又可将其简化为    重复时间TR ( 脉冲序列相邻的两次执行的时间间隔 ) 必须满足小于回波时间TE ( 射频脉冲与对应的回波之间的时间间隔 )(TRTE)。  

    2024年02月11日
    浏览(44)
  • 基于FPGA的多通道数据采集系统Verilog设计

    基于FPGA的多通道数据采集系统Verilog设计 随着科技的不断发展,数据采集在许多领域变得越来越重要。为了满足高速、高精度和多通道数据采集的需求,基于FPGA的多通道数据采集系统成为了一种常见的解决方案。本文将介绍如何使用Verilog语言设计一个基于FPGA的多通道数据采

    2024年02月09日
    浏览(52)
  • 基于STM32F103C8T6的高速DMA传输多通道ADC数据

    ADC在STM32系列单片机的使用中占用着很大的比例,常见的案例是通过ADC单次转换电压值,这种方式的缺陷在于转换效率不高。一般的单片机带有ADC1和ADC2两个ADC转换,单次转换需要执行一定的程序,想得到结果需要耗费一些时间在赋值,调用中断上面。在此基础上,为了提高转

    2024年02月11日
    浏览(55)
  • 基于FPGA的多通道数据采集系统Verilog设计嵌入式

    基于FPGA的多通道数据采集系统Verilog设计嵌入式 在本文中,我们将介绍基于FPGA的多通道数据采集系统的Verilog设计,该系统可用于同时采集和处理多个通道的数据。我们将详细讨论系统的设计原理和实现步骤,并提供相应的Verilog源代码。 系统概述 多通道数据采集系统是一种

    2024年02月07日
    浏览(61)
  • 光刻机基于dsp+fpga+ad+endac光纤传输的高速数据采集与伺服接口系统设计(一)

    光刻机双工件台运动控制系统,控制任务相当复杂,要求极高的速度和精度,且设 备体积庞大,各传感器执行器空间距离较远,线缆众多现场电磁干扰严重。 为满足控制系统要求,本文利用 DSP 的高速浮点运算能力、 FPGA 强大的并行处理 能力及光纤通信传输距离远、抗干扰

    2024年02月03日
    浏览(51)
  • 四通道 LVDS差分线缆驱动器MS21147T

    MS21147T 是一款 4 通道 LVDS 差分线缆驱动器,满足多点低 压差分信号 (MLVDS) 的幅度特性。每一个电流模式驱动器为外部 100Ω 的差分负载提供最小 590mV 差分输出电压。 MS21147T 的应用是通过约 100Ω 的受控阻抗介质进行点对点 和多点基带数据传输。传输介质可以是印刷电路板走线

    2024年02月02日
    浏览(36)
  • 基于FPGA的LVDS过采样数据恢复设计

    一言蔽之,就是利用PLL产生多个不同相位的同频时钟,对数据进行多倍采样后判决最佳采样位,将接收数据恢复输出。 如图所示,过采样恢复数据基本流程如下: 8倍过采样:生成相位分别为0,45°,90°,135°的四个时钟通过双边沿对数据进行采样,以获得8倍过采样的效果。

    2024年02月15日
    浏览(45)
  • AD9208之8通道高速采集

    板卡概述  FMC168 是 一 款 基 于 VITA57.4 标 准 的2GSPS/2.6GSPS/3GSPS 采样率 14 位分辨率 Double FMC+子卡模 块,该模块可以实现 8 路 14-bit、2GSPS/2.6GSPS/3GSPS 采样率模 拟信号采集。该板卡 ADC 器件采用 ADI 公司的 AD9208 芯片,该芯片 与 AD9689 完全兼容,可以实现不同的采样率范围。该板卡

    2023年04月25日
    浏览(38)
  • 4通道高速数据采集卡推荐哪些呢

    FMC141是一款基于VITA57.4标准的4通道2.8GSPS/2.5GSPS/1.6GSPS采样率16位DA播放FMC子卡,该板卡为FMC+标准,符合VITA57.4与VITA57.1规范,16通道的JESD204B接口通过FMC+连接器连接至FPGA的高速串行端口。 该板卡采用TI公司的DAC39J84芯片,该芯片是一款具有JESD204B接口的低功耗、16位4通道2.8GSPS数模

    2024年02月14日
    浏览(51)
  • 实现高速数据采集的FPGA系统设计

    实现高速数据采集的FPGA系统设计 高速数据采集是现代通信、测量等领域中的重要应用,需要对海量数据进行快速且准确的采集。基于FPGA的高速数据采集系统是一种有效的实现方案,因为FPGA可以灵活且高效地处理大规模数据并实现高速串行数据输入输出。本文将介绍一个基于

    2024年02月14日
    浏览(47)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包