FPGA|数字图像处理实现口罩识别—

这篇具有很好参考价值的文章主要介绍了FPGA|数字图像处理实现口罩识别——二值化。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

【写在前面】刚入门小菜鸟，记录一下口罩识别学习过程。参考文件和网址会在文末注明。有错误欢迎指出，也欢迎进行补充~

FPGA|数字图像处理实现口罩识别——二值化

原理图如下，二值化对应为红框里的部分

FPGA|数字图像处理实现口罩识别——二值化

使用的二值化方法是手动指定一个阈值，通过阈值来进行二值化处理。（还有一种方法是一个自适应阈值二值化方法，在这里未使用）

源码如下：

module binarization(
    //module clock
    input   clk,
    input   rst_n,        //复位信号

    //图像处理前数据接口
    input   ycbcr_vsync,
    input   ycbcr_hsync,
    input   [7:0]   luminance,

    //图像处理后数据接口
    output  post_vsync,
    output  post_hsync,
    output  post_de,
    outputreg   monoc
);

//reg   define
reg ycbcr_vsync_d;
reg ycbcr_hsync_d;
reg ycbcr_de_d;

assign post_vsync = ycbcr_vsync_d ;
assign post_hsync = ycbcr_hsync_d ;
assign post_de = ycbcr_de_d ;

//二值化
always@(posedge clk or negedge rst_n) begin
    if(!rst_n)
        monoc <= 1'b0;
    else if(luminance > 8'd64)    //灰度阈值
        monoc <= 1'b1;            //低于时赋1
    else
        monoc <= 1'b0;            //高于时赋0
end

//延时1拍以同步时钟信号
always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        ycbcr_vsync_d <= 1'd0;
        ycbcr_hsync_d <= 1'd0;
        ycbcr_de_d <= 1'd0;
    end
    else begin
        ycbcr_vsync_d <= ycbcr_vsync;
        ycbcr_hsync_d <= ycbcr_hsync;
        ycbcr_de_d <= ycbcr_de ;
    end
end

endmodule

涉及到的知识解释：

1.LCD显示器显像的信号HSync ，VSync

VSYNC：帧同步信号。表示扫描1帧的开始，一帧也就是LCD显示的一个画面。
HSYNC：行同步信号。表示扫描1行的开始。

例如，要显示一个A x B的画面，则有：
VSYNC = HSYNC x B
HSYNC = PCLK x A

再例如： FPGA|数字图像处理实现口罩识别——二值化