基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现

这篇具有很好参考价值的文章主要介绍了基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

对冲击波关键特征参数进行可靠、精确地评估是进行军事行动规划的前提和依据,
测试结果可以为战斗部设计提供参考,也可以为武器弹体材料的研发制造提供有效依据。
近年来,随着集成电子技术与软件系统取得突破性成果,冲击波测试技术获得了稳定的
发展。
2.2 测试系统的总体框架
2.2.1 系统组成
传统的数据采集系统采用单片机进行软件设计来控制 ADC 进行采集,由于冲击波
测试对系统的实时性要求比较高,基于软件控制的方法无法获得精确的时钟信号,且处
理器速度不足,因此需要采用合适的控制器进行系统设计。
冲击波测试系统需对高频信号进行高速、实时采样,对时钟和数据采集的速率都有
很高要求。现场可编程逻辑门阵列( FPGA )依靠硬件逻辑实现功能,速度可达专用芯片
的速率,且设计过程中可使用内部 PLL 核生成用户想要的任何时钟周期,同时 FPGA
硬件并行性使得其可对多通道的冲击波信号同步进行采集,故选用 FPGA 作为系统控制
器。此外 FPGA 具有可编程性,可通过硬件描述语言 Verilog 进行逻辑设计,并根据自
己的功能需求修改程序,灵活性非常高。 FPGA 在本系统中不仅起到控制作用,还通过
逻辑设计达到倍频、数据传输等功能,起到了非常关键的作用。
FPGA 控制 A/D 模块进行数据采集后,为使采集结果更加准确,本系统需要对结
果进行实时数据处理。目前常见的控制器如 51 ARM 等数据处理能力不足,且外设资
源和外部接口有限,而数字信号处理器( DSP )作为微处理器在结构设计上的优势使得
其在目前信号滤波等各类复杂的数据处理中具有优势。因此本文选择以 DSP 作为系统
的数据解算核心。
相较于使用单片机作为处理器,使用 FPGA DSP 进行数据采集的系统可以完成对
数据高速的采集、处理和传输功能。 FPGA+DSP 系统的最大优势在于其适合于模块化设
计,同时信号处理速度快,实时性高。综上所述,为满足系统要求,设计了采用高速 ADC
FPGA DSP 、千兆网卡等模块组成的测试系统,以实现对冲击波超压的采集和传输。
2.2.2 系统结构
本文所设计冲击波测试系统的核心由 FPGA DSP 组成,包括丰富的外设资源,能
够实现对高频信号的高速、实时采样,同时具备强大的数据处理能力,系统的总体结构
如图 2-3 所示。
基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现
由图可知,该系统可实现在线与离线两种采集方式,传感器输出的信号送入 AD9238
芯片后,在 FPGA 的控制下进行模数转换,在线采集时 FPGA 控制 DDR3 SDRAM 缓存
将数据通过千兆网卡接口传输至上位机,离线采集时通过 UPP 数据总线将结果输送至
DSP 中进行处理,并将处理后的数据通过 USB2.0 、百兆网卡等接口将传输到上位机进
行进一步的处理或存储至 SD 卡。
主要包括的模块有:
1 )传感器部分:作为一种检测装置其主要作用是对冲击波超压信息进行检测。
(2) A/D 模块:将传感器采集的信号进行模数转换。
(3) FPGA 模块: FPGA 作为该测试系统同步采集的核心,主要作用是控制 A/D
块的双通道数据同步进行转换及 DDR3 SDRAM 、千兆网卡、 UPP 总线的逻辑控制。
(4) DSP 模块:其主要作用是接收 UPP 总线发送的信息,并对其做相应的处理,
然后把结果通过 USB 、百兆网卡接口发送出去或存储至 SD 卡中,从而减轻 FPGA 处理
器的压力。
(5)千兆网卡模块:将 DDR3 SDRAM 中缓存的数据高速传输至上位机。
2.3 主要模块的选型
2.3.1 传感器型号选择
传感器作为一种检测装置能够对外界信息进行感应,本系统所选择的传感器需要对
冲击波信号进行检测,然后将其转换为电信号输入至系统,因此传感器的性能优良直接
影响到系统的测试性能。
常见的应变式传感器固有频率高,对高频信号进行采集时采集到的数据可能会发生
畸变甚至有很大的偏差。此外冲击波测试环境复杂,爆炸产生的高温和强光易使压阻式
传感器产生漂移。故冲击波压力测试大多采用压电式传感器。
本文选用美国 PCB 公司生产的 ICP 压电式传感器进行测试,其虽对电缆的电容和噪
声要求比较高,但具有灵敏度高、固有频率高、温漂小、信噪比高等优点 [33] ,满足冲击
波测试要求。本系统选择了 102B15 102B16 系列的传感器。实物图如图 2-4 所示。

 基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现

2.3.2 A/D 模块芯片选择
A/D 模块主要功能是将传感器采集到的信号进行模数转换,其精度与速度直接关系
到测试系统的采集性能,冲击波超压属高频信号,持续时间短,对该信号进行采集时需
A/D 模块的分辨率不低于 10bit,综合考虑采样精度等各项技术指标,使用亚德诺公司推
出的 AD9238 作为本测试系统的 A/D 模块, AD9238 是一款采样率可达 65M/s 12
双通道的模数转换器 [34,35]
2.3.3 FPGA 模块芯片选择
冲击波测试系统需对高频信号进行高速、实时采样,对时钟和数据采集的速率都有
很高要求。 FPGA 依靠硬件逻辑来实现功能,设计过程中可使用内部 PLL 核生成用户想
要的任何时钟周期,因此采用 FPGA 作为控制器。 FPGA 的逻辑功能是基于查找表 LUT
结构的,其主要优点包括:
1 )芯片功耗低。
(2) FPGA 可重复性进行编程,在硬件电路不变的情况下可根据用户需求设计不同
的软件功能,大大节省了开发成本。
(3) FPGA 的工作频率由 FPGA 芯片及设计决定,可通过修改软件设计来达到更快
的工作频率。
(4) FPGA 可并行性运算,使器件内部所有的硬件逻辑同时进行工作,满足实时处
理的要求。
经过比较和筛选,本系统选用 Xilinx 公司 Spartan-6 系列 FPGA 芯片 XC6SLX16-FTG256
用于逻辑控制。该 FPGA 成本与功耗低,其主要配置有:
2 个时钟管理单元与 Memory 控制器;
32 BRAM (每个 18kbit );
15K 逻辑资源, 18K 触发器 [36]
136bit 的最大分布式 RAM
32 DSP48A1
2.3.4 DSP 模块芯片选择
DSP 是随着集成电路和微型处理器技术发展而产生的一种用于处理生活中各种实
际信号的微型处理器件,具有极强的数字信号处理能力。本系统中 DSP 对测试系统采集
的数据进行运算和处理,缓解了 FPGA 芯片的工作负荷。由于 DSP 作为微处理器在结
构和设计上的优势使得其在目前的信号滤波等各类复杂的数据处理中具有优势 [37] 。其主
要特点有:
(1) 采用哈佛总线结构;
(2) 多种处理单元结构;
(3) 指令流水线操作;
(4) DSP 专用指令 [38]
目前市场上主流的 DSP 主要有美国 TI 公司的应用于控制领域的 C2000 系列;适用
于手持设备的 C5000 系列以及适合在复杂应用领域使用的高性能芯片 C6000 系列 [39]
由于本文设计系统需对采集到的大量冲击波超压数据进行处理,最终采用高性能 C6000
系列的 TMS320C6748 作为数据解算核心,如图 2-6 TMS320C6748CPU 的资源框图,
该芯片提供了丰富的内部资源以及外围设备接口,且在芯片内部引入了 UPP 高速接口
进行数据传输,满足了 FPGA DSP 间进行大容量数据传输的要求,极大地提升了测
试系统双核间的数据交互能力。
基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现
2.4 系统设计原则
本文冲击波测试系统采用模块化的方式进行设计,主要包括 A/D FPGA DSP 和千
兆网卡模块,各模块相互独立,当其中一个模块发生问题或进行升级后可及时更换,设
计中既要考虑系统的功能及结构,也要考虑各模块间的兼容问题。设计原则主要包括以
下几点:
(1) 功能可实现原则
功能可实现原则是指冲击波测试系统的功能不仅在技术上是可行的,而且要保证其
能够适应复杂环境,能够实现对冲击波超压的稳定采集。
(2) 结构最优化原则
为方便冲击波超压测试试验,本文将采集系统的各模块制作为 10×10cm PCB
并将其堆叠放置,大大减小了系统的占地面积,最终的系统简单便携。其 PCB 设计形状
如图 2-9 所示。
基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现
(3) 可靠性原则
由于冲击波测试环境复杂,所采集的信号易受到电磁干扰,进而对数据采集和存储
等环节产生不利影响,此外,冲击波易对系统造成破坏,使系统功能失效。系统的可靠
性是指系统能够适应冲击波试验场的恶略条件,并能够将冲击波超压可靠地采集并存储。
在对系统进行设计时,需尽可能选择可靠的元器件,此外进行 PCB 布线时,要尽量优化
布局,减小干扰误差。

参考链接:omapl138 fpga三核高速数据采集处理核心平台方案_深圳信迈科技DSP+ARM+FPGA的博客-CSDN博客 文章来源地址https://www.toymoban.com/news/detail-411282.html

到了这里,关于基于DSP+FPGA+AD9238的冲击波超压测试系统设计与实现的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于DSP+FPGA的多轴运动控制平台(一)硬件设计

    2 实验平台总体方案与硬件设计 2.1.1 实验平台的功能需求分析 针对便于多轴运动控制技术的研究,培养此方面技术的人才,实验平台应能 对多轴运动实现高速高精度的控制效果,同时保证系统开放性和兼容多种算法及 参数的运行。 实验过程契合实际工作过程,完成控制系统

    2024年02月06日
    浏览(44)
  • 基于DSP+FPGA的机载雷达伺服控制系统(二)电源仿真

    板级电源分配网络的分析与仿真 在硬件电路设计中,电源系统的设计是关键步骤之一,良好的电源系统为电路板 上各种信号的传输提供了保障。本章将研究电源完整性的相关问题,并提出一系列改 进电源质量的措施。 3.1 电源完整性 电源完整性( Power Integrity )简称为 PI ,

    2023年04月19日
    浏览(47)
  • 基于dsp+fpga的半导体运动台高速数据采集FPGA endac设计(三)

    EnDat 双向串行通信协议的实现 数据(测量值或参数)可以在位置编码器和 EnDat 协议内核之间进行双向传输, EnDat 协议内核的收发单元支持 RS-485 差分信号传输,数据传输与传感伺服控制系统 生成的时钟脉冲同步。传输的数据类型(位置值、参数或诊断信息等)通过 EnDat 协议

    2024年02月04日
    浏览(46)
  • 基于FPGA的多通道ARINC429总线测试系统

            目前,有大量的机载设备在使用ARINC429总线进行数据交互,为提高具有ARINC429接口设备的测试效率,降低开发成本,本文基于FPGA强大的并行处理能力、丰富的I/O接口资源以及半定制化的设计理念,利用NIOS II软核处理器,结合FPGA的可编程逻辑端,设计了一款多通道

    2024年02月19日
    浏览(43)
  • 基于DSP+FPGA+ADS1282支持32Bit高精度数据采集方案(一)

    3.1 系统需求分析 3.1.1 系统功能设计要求 本硬件处理平台的主要任务有三类,一是数据采集,包括采集惯性测量元件 的输出信号,接收外部系统校正信息,如 GPS 信息等;二是数据处理与计算,包 括惯性测量元件的误差补偿、初始对准、导航参数解算和在线校正滤波等;三是

    2024年02月01日
    浏览(72)
  • 基于 VPX 总线的工件台运动控制系统研究与开发-DSP+FPGA硬件架构(一)

    作为光刻机核心单元之一,超精密工件台主要负责实现快速扫描、上下片、精密定位、调平调焦等功能。目前,较为成熟的方案大多采用 VME 并行总线架构来建立超精密工件台控制系统,由于随着系统性能要求的提升,VME 总线以及相应的处理器已无法满足需求,所以必须设计

    2024年02月03日
    浏览(46)
  • 基于DSP+FPGA的机载雷达伺服控制系统的硬件设计与开发(一)总体设计

    2.1 功能要求及性能指标 2.1.1 功能要求 ( 1 )具备方位和俯仰两轴运动的能力; (2)方位轴可实现预置、周扫和扇扫功能; (3)俯仰轴可实现预置功能。 2.1.2 性能指标 ( 1 )运动范围:方位转动范围为 ,俯仰转动范围为 ; (2)角速度:方位最大角速度为 100º/s ,俯仰最

    2024年02月16日
    浏览(44)
  • 基于DSP+FPGA+ADS1282支持32Bit高精度数据采集方案(二)模拟电路设计

    如图 4.1 所示是系统硬件系统的信号框图,数字信号处理板上的主要核心是 两个处理芯片,即 FPGA 和 DSP ,其中 FPGA 主要作用是做 DSP 和外围接口的 桥梁及数据预处理, DSP 做为数据解算核心。 FPGA 通过各种的数据总线接收外部设备传输过来的数据,并进行打包处理 以及其他

    2024年02月02日
    浏览(60)
  • 基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

    目录 1.算法运行效果图预览 2.算法运行软件版本 3.部分核心程序 4.算法理论概述 5.算法完整程序工程 将vivado的仿真结果导入到matlab显示三维混沌效果:     vivado2019.2 matlab2022a testbench如下所示:        洛伦兹混沌系统是一种非线性动力系统,最初由爱德华·洛伦兹(Edward

    2024年02月11日
    浏览(40)
  • m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件

    目录 1.算法仿真效果 2.算法涉及理论知识概要 2.1 8PSK调制原理 2.2 基于FPGA的8PSK调制解调器设计和实现 3.Verilog核心程序 4.完整算法代码文件获得 vivado仿真结果如下: 借助matlab看8PSK的星座图:         随着通信技术的不断发展,相位调制技术因其高频谱效率和抗干扰能力而广

    2024年02月05日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包