数字逻辑---头歌实训作业---加法器设计(Logisim)

这篇具有很好参考价值的文章主要介绍了数字逻辑---头歌实训作业---加法器设计(Logisim)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

第1关:半加器设计

如有任何不解或者想要答案代码,可在评论区喊话我哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!!

本关卡最终答案:

数字逻辑---头歌实训作业---加法器设计(Logisim)

 

任务描述

本关任务:利用在Logisim中的“组合逻辑分析”工具自动生成半加器电路。

相关知识

半加器电路是指对两个输入的二进制数据位A、B相加(没有进位输入),输出和Sum与进位Cout​,是实现两个一位二进制数的加法运算电路。真值表如下:

A B Cout​ Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

测试说明

请用记事本或者其他纯文本编辑器打开电路文件(Adder.circ),全选、复制,然后粘贴到代码窗口中,点击右下方的“评测”按钮,平台会对你的代码进行测试。

第2关:全加器设计

如有任何不解或者想要答案代码,可在评论区喊话我哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!!

本关卡最终答案:

数字逻辑---头歌实训作业---加法器设计(Logisim)

 

任务描述

本关任务:请根据教材中的全加器原理图在Logisim中手工绘制全加器电路。

相关知识

全加器FA(Full Adder)是实现两个1位二进制数(xi​、yi​)和来自低位进位(ci​)相加,产生和(si​)与进位输出(ci+1​)的组合逻辑电路。真值表如下:

xi​ yi​ ci​ ci+1​ si​
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

全加器的逻辑表达式如下: s=∑m(1,2,4,7)=xi​⊕yi​⊕ci​ ci+1​=∑m(3,5,6,7)=xi​yi​+xi​ci​+yi​ci​=xi​yi​+(xi​⊕yi​)ci​ 电路原理图如下:

数字逻辑---头歌实训作业---加法器设计(Logisim)

实验内容

实验电路框架与第一关相同。 在Logisim中打开实验电路框架,在工程中的“手绘全加器”子电路中绘制全加器电路。

子电路封装外观

子电路封装外观如下图所示,请不要改变引脚位置,否则无法完成测试!

数字逻辑---头歌实训作业---加法器设计(Logisim)

测试说明

请用记事本或者其他纯文本编辑器打开电路文件(Adder.circ),全选、复制,然后粘贴到代码窗口中,点击右下方的“评测”按钮,平台会对你的代码进行测试。

常见问题

不要使用“组合逻辑分析”工具自动生成电路,否则电路封装外观会改变,无法完成在线评测!

第3关:行波进位加法器设计

如有任何不解或者想要答案代码,可在评论区喊话我哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!!

本关卡最终答案:

数字逻辑---头歌实训作业---加法器设计(Logisim)

 

任务描述

本关任务:在Logisim中,利用上一关设计的全加器FA级联设计一个4位的行波进位加法器。

相关知识

行波进位是指进位信号从低位逐位向高位传递,特点是结构简单,但速度比较慢。原理示意图如下:

数字逻辑---头歌实训作业---加法器设计(Logisim)

子电路封装外观

数字逻辑---头歌实训作业---加法器设计(Logisim)

请勿移动引脚位置,否则无法完成测试!

实验内容

实验电路框架与第一关相同。 在Logisim中打开实验电路框架,在工程中的“4位行波进位加法器”子电路中,利用全加器模块级联设计一个4位的加法器。

测试说明

请用记事本或者其他纯文本编辑器打开电路文件(Adder.circ),全选、复制,然后粘贴到代码窗口中,点击右下方的“评测”按钮,平台会对你的代码进行测试。

第4关:1位十进制加法器设计

如有任何不解或者想要答案代码,可在评论区喊话我哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!!

本关卡最终答案:

数字逻辑---头歌实训作业---加法器设计(Logisim)

 

任务描述

本关任务:在Logisim中,利用上一关的4位加法器来设计一个1位十进制数(8421BCD)加法器电路。

相关知识

BCD码加法原理

1位十进制数(8421BCD码)加法原理图如下:

数字逻辑---头歌实训作业---加法器设计(Logisim)

修正逻辑设计

第一次相加的结果Z大于9的判断: 简化真值表如下:

数字逻辑---头歌实训作业---加法器设计(Logisim)

表达式:Adjust=Z4​+Z3​Z2​+Z3​Z1​

修正值0或6的生成逻辑

真值表如下:

数字逻辑---头歌实训作业---加法器设计(Logisim)

表达式:a3​=a0​=0;a2​=a1​=Adjust

子电路封装外观

数字逻辑---头歌实训作业---加法器设计(Logisim)

请勿移动引脚位置,否则无法完成电路测试!

实验内容

实验电路框架与第一关相同。 在Logisim中打开实验电路框架,在工程中的“1位十进制加法器”子电路中,利用4位加法器和适当的门电路来设计完成1位BCD码加法器电路。 本实验要用到线路库(Wiring)中的“分线器(Splitter)”! 本实验禁止使用比较器和多路选择器MUX!

拓展设计建议

完成上述实验后,可以在本地尝试多位十进制加法器设计、8421码到余3码的转换电路设计等。

测试说明

请用记事本或者其他纯文本编辑器打开电路文件(Adder.circ),全选、复制,然后粘贴到代码窗口中,点击右下方的“评测”按钮,平台会对你的代码进行测试。文章来源地址https://www.toymoban.com/news/detail-412510.html

到了这里,关于数字逻辑---头歌实训作业---加法器设计(Logisim)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 头歌计算机组成原理实验—运算器设计(4)第4关:16位快速加法器设计

    实验目的 帮助学生理解成组进位产生函数,成组进位传递函数的概念,熟悉 Logisim 平台子电路的概念,能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器,并能利用相关知识分析对应电路的时间延迟,理解电路并行的概念。

    2024年02月05日
    浏览(106)
  • Verilog数字系统设计——带进位的8位加法器

    试分别使用门级原语和always 语句设计带进位的8位加法器,要求编制测试模块对实现的逻辑功能进行完整的测试; 使用门级原语设计时注意先在草稿上做出该加法器的门级设计; 如有余力可以进一步使用门级原语设计出带超前进位链的8位加法器(期末有加分); 实验提交

    2024年02月15日
    浏览(48)
  • 头歌实训-机器学习(逻辑回归)

    1.逻辑回归简述 2.逻辑回归算法详解 3.sklearn逻辑回归 - 手写数字识别 4.逻辑回归案例 - 癌细胞精准识别

    2024年04月13日
    浏览(39)
  • 计算机组成原理--基于Logisim的4位并行加法器实验的应用(超详细/设计/实验/作业/练习)

    掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。 1.软件:Logisim软件、JAVA环境 2.硬件:计算机Windows 10 利用已设计好的四位先行进位电路构造四位快速加法器,其引脚定

    2024年02月02日
    浏览(170)
  • 【FPGA】Verilog:模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块

    前言: 本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载 示例:加法器   ​ 功能特性: 采用 Xilinx Artix-7 XC7A35T芯片  配置方式:USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度  存储器:2Mbit SRAM   N25Q064A SPI Flash(样图旧款为N25Q032A) 通用IO:Switch :

    2024年02月15日
    浏览(47)
  • 加法器、半加器、全加器、超前进位加法器

    简单来讲,半加器不考虑低位进位来的 进位值 ,只有两个输入,两个输出。由一个与门和异或门构成. 真值表: 输入 输出 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 半加器不考虑低位向本位的[进位],因此它不属于[时序逻辑电路],有两个输入端和两个输出。 设加数(输入端)为A、B

    2024年02月02日
    浏览(52)
  • FPGA加法器实现与资源消耗-四位数加法器

    测试在实现半加器和全加器的基础上开始实现多位数的加法器 可以按照一位全加器,然后循环实现多位加法器。 相加正确,功能正确。 可能看不太清,但是基本就是按照与、或、异或进行连接,而且是串行实现的。 分析可知,工具使用两个查找表(SUM[0]_INST_0,SUM[1]_INST_0)实

    2024年02月03日
    浏览(48)
  • Verilog 加法器/减法器

    目录 1位加法器 8位加法器 8位补码加减法器  32位补码加减法器       

    2024年02月11日
    浏览(42)
  • 【FPGA】Verilog:BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

    0x00 BCD 运算 在 BCD 中,使用4位值作为操作数,但由于只表示 0 到 9 的数字,因此只使用 0000 到 1001 的二进制数,而不使用 1010 到 1111 的二进制数(don\\\'t care)。 因此,不能使用常规的 2\\\'complement 运算来计算,需要额外的处理:如果 4 位二进制数的运算结果在 1010 到 1111 的范围

    2024年02月05日
    浏览(45)
  • 【FPGA】Verilog:二进制并行加法器 | 超前进位 | 实现 4 位二进制并行加法器和减法器 | MSI/LSI 运算电路

    0x00 并行加法器和减法器 如果我们要对 4 位加法器和减法器进行关于二进制并行运算功能,可以通过将加法器和减法器以 N 个并行连接的方式,创建一个执行 N 位加法和减法运算的电路。 4 位二进制并行加法器 4 位二进制并行减法器

    2024年02月05日
    浏览(55)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包