电平触发的触发器

这篇具有很好参考价值的文章主要介绍了电平触发的触发器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

引言

电路分析

分析输入输出关系

时钟信号

同步SR触发器的工作原理

1.时钟信号等于0期间

2.时钟信号等于1期间

总结 

电平触发的D触发器(D锁存器)


引言

普通的SR锁存器没有任何抗干扰能力

我们要加控制信号,来抵抗干扰


电路分析

比如说我们不把信号直接加在门上,我们可以再加一级门电路,让这个输出和输入不在同一个门上,我们希望加入一个控制信号,来控制电路工作的时刻

对电路结构做这样的调整,我们认为有问题的地方,就可以来进行改进,这种结构称为电平触发的触发器

分析输入输出关系

在控制信号的电平控制下,分析输入输出关系

电平触发的触发器

电平触发的触发器

时钟信号

我们简单来说一下时钟信号

CLK 我们称之为时钟信号(Clock 信号),我们有时也可以称之为时钟脉冲信号

 时钟脉冲信号缩写为CP (Clock Pulse)

这个信号是一个周期性的方波信号

这个信号对于我们电路的工作来说非常重要

时序电路的时序靠时钟信号来控制,时序电路单单靠时钟信号就可以让他工作

清楚的看到,由高低电平构成

我们不单会考虑01,我们还会考虑触发点

从0到1,我们称之为上升沿,正边沿

从1到0,我们称之为下降沿,负边沿

每一种电路结构,时钟信号对他的控制是不一样的


同步SR触发器的工作原理

时钟信号的状态作为前提条件

分为两种情况

1.时钟信号等于0期间

对于与非门来说,处在保持不变状态

2.时钟信号等于1期间

SR的锁存器,时钟信号是控制信号,有SR两个输入端

不定的含义有两种: 1.突然变成低电平 2.时钟信号突然变成低电平,两个信号变化均能产生不定状态


电路的工作我们需要设置初始状态,所以我们往往做成集成电路的时候,我们要考虑这个实际当中的应用,我们会在输入端上增加两个控制端

电平触发的触发器

 表明这里加了直接的置1端,可以方便的设置初始状态,以后我们再用触发器的时候用符号来表示逻辑功能


总结 

电平触发的触发器

现在触发器里面还有不定状态的存在,如果要出现这样的问题,电路工作还是要受到影响


电平触发的D触发器(D锁存器)

电平触发的触发器

电平触发的触发器文章来源地址https://www.toymoban.com/news/detail-412682.html

到了这里,关于电平触发的触发器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • VHDL语言基础-时序逻辑电路-触发器

    目录 触发器: D触发器: 触发器的VHDL描述: 触发器的仿真波形如下:​编辑 时钟边沿检测的三种方法: 方法一: 方法二: 方法三: 带有Q非的D触发器: 带有Q非的D触发器的描述: JK触发器: JK触发器: JK触发器的VHDL描述: T触发器: 真值表: T触发器: T触发器的VHDL描述

    2024年02月05日
    浏览(59)
  • 「FPGA」基本时序电路元件——锁存器和触发器

    FPGA是一种数字电路实现的方式,它是基于小型查找表(16X1)设计的,它的兄弟CPLD是基于高密度复杂组合逻辑设计的。FPGA的一个优点是触发器资源丰富,适合实现复杂的时序设计。本文将从 门级电路 的角度来介绍时序电路的基本结构,锁存器(Latch)和触发器(flip-flop)。

    2024年02月11日
    浏览(52)
  • 硬件基础-时序逻辑电路-触发器画波形图问题解析

    本文章可能只适合软件工程专业对于计算机硬件基础。对于专业数电的朋友可能就是小巫见大巫了,笔者才疏学浅,仅供本专业基础课程同学的参考,如有错误希望大佬斧正! 先来看下下面这道题: 试画出图(a)所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图(b)所

    2024年02月02日
    浏览(45)
  • [从零开始学习FPGA编程-32]:进阶篇 - 基本时序电路-D触发器(Verilog语言)

    作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客 本文网址:  目录 第1章 什么是时序电路 1.1 时序电路 1.2 什么是触发器

    2023年04月08日
    浏览(52)
  • 用jk触发器设计一个011序列检测器的设计分析过程

       心得体会:经过此次设计,加深了对时序逻辑电路的理解,当要求对一个连续的一串信号进行输入输出处理时可以用到有记忆存储、反馈功能的jk触发器或者d触发器。

    2024年02月04日
    浏览(47)
  • 脉冲触发的触发器(主从触发器)

    脉冲触发的动作特点: (1)触发器的翻转分两步动作。 第一步:当CLK以高电平为有效信号时,在CLK= 1期间主触发器接收输入端(S、R或J、K)的信号,被置成相应的状态,而从触发器不动。 第二步: CLK下降沿到来时从触发器按照主触发器的状态翻转,所以Q、Q’端状态的改变发生在

    2024年02月04日
    浏览(53)
  • 【FGPA】Verilog:JK 触发器 | D 触发器 | T 触发器 | D 触发器的实现

    0x00 JK 触发器 JK 触发器是 RS 触发器和 T 触发器的组合,有两个输入端 J 和 K,如果两个输入端都等于 1,则将当前值反转。 行为表

    2024年02月05日
    浏览(49)
  • 数据库触发器简介——修改数据的触发器、删除数据的触发器

    修改数据的触发器 更新数据 思考下面这个触发器会触发几次?几条数据就触发几次。

    2024年02月15日
    浏览(51)
  • 【MySQL触发器】触发器的使用、创建、修改及删除

    一、什么是触发器 二、创建触发器 ①创建一个insert事件触发器 ②创建一个delete 事件触发器  三、触发器包含多条执行语句 四、查看触发器  ①SHOW TRIGGERS语句查看触发器 ②查看系统表triggers实现查看触发器   五、触发器的删除       当我们对一个表进行数据操作时,需

    2023年04月08日
    浏览(57)
  • Verilog设计实现D触发器与JK触发器

    题目:         用Verilog实现以下电路:                 1. 带复位端的正边沿触发的D触发器;                 2.带复位端的正边沿触发的JK触发器。 包括sys_clk,复位信号sys_rst_n,输入信号key_in以及输出信号led_out; 采用行为级描述: testbench仿真代码编写:

    2024年04月28日
    浏览(79)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包