Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

这篇具有很好参考价值的文章主要介绍了Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

文末附电路的资源链接

一.原理:

BCD码的加法:相加结果若大于9(1001),则加6校正。

BCD码的减法(补码算法):

①求减数的补码,如果是两位,则:补码 = 100 - 减数。这里的100,用2位的BCD码可以表示为9AH(1001 1010)。注:用9AH不用A0H的原因是9A作为被减数直接省去向十位借位的步骤,并且后续修正利用两个BCD加法器进位即可修正,设计电路更易实现。

②利用BCD码加法的运算法则,结果 = 被减数 + 减数的补码。

③结果若有向高处的进位1,则忽略。

二. 实现电路:

由上到下

Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 文章来源地址https://www.toymoban.com/news/detail-414711.html

Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 负号利用三态门高阻态阻断数码管实现

结果中S9为符号位,为1时表示负数,并且作为控制信号,当结果为负时,控制八位加法器求补。

 F通道用于显示加法进位时的百位1。

电路图自下到上分别是:

  1. 八位先行进位加法器(减法时实现求补操作)
  2. 两个1位 BCD加法器(两数相加)
  3. 八位先行进位加法器(结果出现负数时再次模100求补)
  4. 两个1位BCD加法器(修正。如:10-20,得到0A,需进行修正为10)

 

三.子电路:

1.异或门电路 :

Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 2.四位先行进位电路:

Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 

 3.四位并行进位加法器

 Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 

4.八位先行进位加法器 

Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 5.一位BCD码加法器

 Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器

 

引用资料

http://t.csdn.cn/Uadlq

电路资源文件

2位BCD码的可控加减法器.circ-嵌入式文档类资源-CSDN下载

 

 

 

到了这里,关于Logisim利用先行进位加减法器设计2位数(即100以内)的BCD码的可控加/减法器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 12-矩阵的运算_加减法_数乘_转置

    在坐标系中可以这么去理解, 相当于一个图形扩大或缩小了几倍 矩阵的基本运算法则 矩阵的加减 矩阵的加法就是矩阵的对应位置相加,减法也是一样就是对应位置相减 数乘 转置 转置的操作和向量是一样的,就是把 aij 变成 aji,把行和列互换一下 对于矩阵而言, 转置其实

    2024年03月19日
    浏览(46)
  • QT 实现自动生成小学两位数加减法算式

    可以copy到word文件,设置适当字体大小和行间距,带回家给娃做做题 界面比较简单,就不贴代码了!

    2024年01月25日
    浏览(70)
  • 加减乘除简单吗?不,一点都不,利用位运算实现加减乘除(代码中不含+ - * /)

    这也是阿辉开的新专栏,知识将会很零散不成体系,不过绝对干货满满,今天这一篇 利用位运算实现加减乘除 费了阿辉九牛二虎之力,干的很自备饮水😆不多bb,进入今天的学习吧!!! 以下int均为有符号int,所求的加减乘除也是int类型的整型数 严谨 😏 在写加减乘除之前

    2024年02月03日
    浏览(43)
  • 【基于FPGA的芯片设计】4位超前进位加法器

    目录 实验原理 源代码 仿真代码 管脚配置 实验板卡:xc7a100tlc sg324-2L,共20个开关         顶层模块 超前进位模块 全加器模块 注:vivado版本为2018版,板卡为xc7a100tlcsg324-2L

    2024年02月06日
    浏览(45)
  • Verilog数字系统设计——带进位的8位加法器

    试分别使用门级原语和always 语句设计带进位的8位加法器,要求编制测试模块对实现的逻辑功能进行完整的测试; 使用门级原语设计时注意先在草稿上做出该加法器的门级设计; 如有余力可以进一步使用门级原语设计出带超前进位链的8位加法器(期末有加分); 实验提交

    2024年02月15日
    浏览(48)
  • 数字逻辑---头歌实训作业---加法器设计(Logisim)

    第1关:半加器设计 如有任何不解或者想要答案代码,可在评论区喊话我哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!! 本关卡最终答案:   任务描述 本关任务:利用在Logisim中的“组合逻辑分析”工具自动生成半加器电路。 相关知识 半加器电路是指对两个输

    2023年04月13日
    浏览(48)
  • 实验九 单周期MIPS CPU设计实验(基于Logisim)

    一、实验目的 学生掌握控制器设计的基本原理,能利用硬布线控制器的设计原理在Logisim平台中设计实现MIPS单周期CPU。 二、实验内容 利用运算器实验,存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim中其它功能部件构建一个32位MIPS CPU单周期处理器。数

    2024年02月05日
    浏览(76)
  • 基于logisim的八位求补器的设计与实现

    正数: 正整数的补码是其二进制表示,与原码相同 。 例:+10的补码是00001010。(备注:这个+10的补码是用8位2进制来表示的,补码表示方式很多,还有16位二进制补码表示形式,以及32位二进制补码表示形式,64位进制补码表示形式等。每一种补码表示形式都只能表示有限的

    2023年04月13日
    浏览(161)
  • 【计算机硬件系统设计(华科)——现代时序 CPU(Logisim 实现)】

    本章为《计算机硬件系统设计》的最后部分——现代时序CPU的设计与实现。 且本章未按照课程讲述设计(展示的设计内容实现指令 24 条)

    2024年02月09日
    浏览(41)
  • 数字逻辑---头歌实训作业---多路选择器设计与应用(Logisim)

    如有任何不解或者想要最终实验代码,可评论区喊话哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!! 本关卡最终答案: 任务描述 本关任务:在Logisim中绘制2选1多路选择器,先在本地完成测试,体验数据选择的功能,然后在线完成测评。 相关知识 多路选择器又

    2024年02月08日
    浏览(72)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包