FPGA自学笔记（二）仿真文件tb-Toy模板网

这篇具有很好参考价值的文章主要介绍了FPGA自学笔记（二）仿真文件tb。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

FPGA自学笔记（二）仿真文件tb

创建 simulation sources ，命名为 tb_模块名。

因为要测试一个模块，所以该模块的input应该在测试文件中被赋值，只有reg类型可以被赋值。该模块的output应该在测试文件中被作为连线连接到下一个模块，或者作为下一个模块的输入，所以一能改被定义为wire类型。

代码如下（被测试模块）：

module led_twinkle(
    input          sys_clk  ,  //系统时钟
    input          sys_rst_n,  //系统复位，低电平有效

    output  [1:0]  led         //LED灯
);

代码如下（tb文件）：

module tb_led_twinkle();

reg    			  sys_clk;
reg     		  sys_rst_n;

wire   	 [1:0]    led;

代码如下（示例）：

initial begin
    sys_clk = 1'b0;
    sys_rst_n = 1'b0; 		//复位信号为0有效
    #200
    sys_rst_n = 1'b1;		//200ns后复位信号变1
end

always #10 sys_clk = ~sys_clk;

例化名=u_被测试模块名。如果是例化IP核，可以去 *.veo文件中copy。

Ctrl选中多行可以多行操作。

led_twinkle  u_led_twinkle(
    .sys_clk      (sys_clk),
    .sys_rst_n    (sys_rst_n),
    .led          (led)
);

FPGA自学笔记（二）仿真文件tb

FPGA自学笔记（二）仿真文件tb

FPGA自学笔记（二）仿真文件tb

仿真过程中想要更改 .v 文件，直接改然后保存，点一下重新仿真即可。
FPGA自学笔记（二）仿真文件tb 文章来源地址https://www.toymoban.com/news/detail-416287.html

到了这里，关于FPGA自学笔记（二）仿真文件tb的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！