计算机组成原理实验 实验一 存储器实验

这篇具有很好参考价值的文章主要介绍了计算机组成原理实验 实验一 存储器实验。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

实验1  存储器实验

一、实验目的

二、实验原理

三、实验电路

四、实验步骤

五、实验数据分析

六、思考题


实验1  存储器实验

一、实验目的

1.熟悉DVCC计算机组成原理实验机的结构,掌握其主要操作。

2.掌握静态随机存储器RAM工作特性。

3.掌握静态随机存储器RAM的数据读写方法。

4.能够运用静态随机存储器进行单步读、写和连续读、写数据。

二、实验原理

1.主存储器单元电路主要用于存放实验机的机器指令,它的数据总线挂在外部数据总线EXD0~EXD7上;它的地址总线由地址寄存器单元电路中的地址寄存器74LS273(U37)给出,地址值由8个LED灯LAD0~LAD7显示,高电平亮,低电平灭;在手动方式下,输入数据由8位数据开关KD0~KD7提供,并经一三态门74LS245(U51)连至外部数据总线EXD0~EXD7,实验时将外部数据总线EXD0~EXD7用8芯排线连到内部数据总线BUSD0~BUSD7,分时给出地址和数据。它的读信号直接接地;它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下 ,写信号由W/R` 提供,片选信号由CE`提供;自动方式下,写信号由控制CPU的P1.2提供,片选信号由控制CPU的P1.1提供。

计算机组成原理实验 实验一 存储器实验

2.由于地址寄存器为8位,故接入6264的地址为A0~A7,而高4位A8~A12接地,所以其实际使用容量为256字节。6264有四个控制线:CS1  第一片选线、CS2第二片选线、OE读线、WE写线。其功能如表3-1所示。CS1片选线由CE`控制(对应开关CE)、OE读线直接接地、WE写线由W/R`控制(对应开关WE)、CS2直接接+5V。

1.6264静态存储器:

计算机组成原理实验 实验一 存储器实验                              计算机组成原理实验 实验一 存储器实验            

(1)芯片功能:

6264芯片是一个高性能CMOS静态RAM,由8192个存储单元组成。

(2)芯片引脚:

13个地址线::A12~A0

8个数据线:D7~D0

(CE)`:片选信号,低电平有效

CS:片选信号,高电平有效

(OE)`:读允许信号,低电平有效

(WE)`:写允许信号,低电平有效

存储容量:8K*8b=8KB

(3)功能表:

模式

(CE)`

CS

(WE)`

(OE)`

D7~D0

无效信号

1

*

*

*

高阻态

无效信号

*

0

*

*

低阻态

0

1

0

1

输入

0

1

1

0

输出

2.74LS273芯片:

计算机组成原理实验 实验一 存储器实验                       计算机组成原理实验 实验一 存储器实验 

(1)芯片功能:

74LS273芯片是一个高8位寄存器,由八个D型触发器组成,具有时钟脉冲和异步复位的功能。

(2)芯片引脚:

CLK: 时钟脉冲输入,上升沿有效

D0~D7:数据输入端

Q0~Q7:触发器输出端

MR:复位端,低电平有效

(3)功能表:

MR

CLK

Dn

Qn

0

X

X

0

1

1

1

1

0

0

3.74LS245:

计算机组成原理实验 实验一 存储器实验                                计算机组成原理实验 实验一 存储器实验            

(1)芯片功能:

8路同相三态双向总线收发器,可双向传输数据. 根据方向控制(DIR)输入的逻辑电平,允许从A总线到B总线或从B总线到A总线的数据传输。

(2)芯片引脚:

(CE)`:片选信号,低电平有效

DIR:方向控制端

AB/(BA)`:信号传输方向

(3)功能表:

(CE)`

方向AB/(BA)`

状态

0

0

B数据到A总线

0

1

A数据到B总线

1

隔离

图中信号线LDAR由开关LDAR提供,手动方式实验时,跳线器LDAR拨在左边,脉冲信号T3由实验机上时序电路模块TS3提供,实验时只需将J22跳线器连上即可,T3的脉冲宽度可调。

三、实验电路

1、实验接线图

⑴ MBUS连BUS2;         ⑵ EXJ1连BUS3;

⑶ 跳线器J22的T3连TS3;  ⑷ 跳线器J16的SP连H23;

⑸ 跳线器SWB、CE、WE、LDAR拨在左边(手动位置)。

计算机组成原理实验 实验一 存储器实验

 存储器实验接线图

2、实验原理图

计算机组成原理实验 实验一 存储器实验

四、实验步骤

1.连接实验线路,仔细查线无误后接通电源。

2.形成时钟脉冲信号T3,方法如下:在时序电路模块中有两个二进制开关“运行控制”和“运行方式”。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时,按动“运行启动”开关,则T3有连续的方波信号输出,此时调节电位器W1,用示波器观察,使T3输出实验要求的脉冲信号;本实验中“运行方式”开关置为“单步”状态,每按动一次“启动运行”开关,则T3输出一个正单脉冲,其脉冲宽度与连续方式相同。

3.给存储器的00地址单元中写入数据05,具体操作步骤如下:

计算机组成原理实验 实验一 存储器实验

4.读出刚才写入00地址单元的内容,观察内容是否与写入的一致。具体操作步骤如下:

计算机组成原理实验 实验一 存储器实验

五、实验数据分析

1、记录向存储器写入数据的操作过程。

按照前面介绍的实验步骤向存储器地址为00H, 01H,02H的存储单元分别写入组内同学学号的后两位,则在00H存储单元写入05H,在01H存储单元写入49H,在02H存储单元写入01H。

2、读出存储器单元内容,使用手机拍照记录读出的数据,并记录在下表中。

地址

内容

地址

内容

00H

计算机组成原理实验 实验一 存储器实验

01H

计算机组成原理实验 实验一 存储器实验

02H

计算机组成原理实验 实验一 存储器实验

六、思考题

1、静态随机存储器采用是什么原理存放信息,存放在存储器中的信息需要刷新吗,为什么?

      静态随机存储器是用触发器工作原理存储信息的,信息读出后,它仍然保持原状态,不需要再生,但电源掉电时,原存信息丢失,所以它属于易失性半导体存储器,存放在存储在存储器中的信息不需要刷新。

2、分析本实验中,SRAM 6264 最大存储容量是多少?实际存储容量是多少?为什么?

    最大存储容量:计算机组成原理实验 实验一 存储器实验*8位=8K*8b=8KB   实际存储器容量:计算机组成原理实验 实验一 存储器实验*8位=256*8b,因为其它5个地址线接地了。

3、计算机中什么器件采用静态随机存储器 ?什么器件采用动态随机存储器?

     静态随机存储器:计算机内部的CPU高速缓存(Cache)、硬盘缓存区、LCD显示器、打印机等;

     动态随机存储器:计算机的主存等。文章来源地址https://www.toymoban.com/news/detail-417332.html

到了这里,关于计算机组成原理实验 实验一 存储器实验的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 计算机组成原理 存储器设计

    目录 一、把8×8 位的RAM存储器模块扩展为 8×32 位RAM存储空间; 二、把8×8 位的RAM存储器模块扩展为32×8位RAM存储空间; 三、把256×4 位的RAM存储器模块扩展为1K×8b的RAM存储空间。 PS:先说说存储器是什么样的小玩意:                         A x B 位XXX(RAM或者ROM)存储器的

    2024年02月07日
    浏览(49)
  • 计算机组成原理之机器:存储器之高速缓冲存储器

    笔记来源:哈尔滨工业大学计算机组成原理(哈工大刘宏伟) 3.1.1 为什么用cache? 角度一: I/O设备向主存请求的级别高于CPU访存 ,这就出现了CPU等待I/O设备访存的现象,致使CPU空等一段时间,降低CPU工作效率。为 避免CPU与I/O设备争抢访存 ,可在CPU与主存之间加一级缓存,

    2024年03月10日
    浏览(60)
  • 计算机组成与体系结构第二次试验:存储器实验

    为了帮助同学们完成痛苦的实验课程设计,本作者将其作出的实验结果及代码贴至CSDN中,供同学们学习参考。如有不足或描述不完善之处,敬请各位指出,欢迎各位的斧正! 本实验的主要内容是了解 RAM(Random Access Memory,静态随机存储器)和ROM(Read Only Memory,只读存储器)

    2024年02月08日
    浏览(49)
  • 计算机组成原理4.2.3提高存储器访问速度的措施

    提高存储器访问层次大概有三种方法 采用高速器件 采用层次结构 Cache 主存 调整主存结构  利用程序局部性原理,访问一个块 相邻的若干块都会被拿出来,缺点可能会碰到跳转类指令 高位是体号,低位时地址因此,CPU给出一次存储访问总是对一块连续的存储单元进行的,在

    2024年02月02日
    浏览(49)
  • 《计算机组成原理》期末考试手写笔记——模块五: 并行主存系统(交叉存储器+顺序存储器“带宽”的计算方法)

    目录 (一)知识点总结   (二)经典考试例题 1.设主存储器容量为256字,字长为32位,模块数m=4,分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=200ns,数据总线宽度为32位,总线传送周期τ=50ns。若按地址顺序连续读取4个字,问顺序存储器和交叉存储器的带宽各

    2024年02月08日
    浏览(51)
  • 计算机组成原理第五章----存储器容量的扩展与芯片连接

    目录 存储器芯片与CPU的连接 典例 典例二 主存储器容量的扩展与连接方法 位拓展  字拓展  例题 主存大小计算 总结: 1. 确定所需芯片的 数量 (可以通过计算得出) 2. 确定每个芯片的分配地址 (区分最大地址还是最小地址,容量) 3. 确定每个芯片 片选信号CS 的产生方式

    2024年02月11日
    浏览(54)
  • 计算机组成原理(期末或考研备考)- 存储器(RAM和ROM重点讲解)

    主存储器:也称内存,存放正在运行程序和数据,CPU可以直接访问,容量存储较小,价格较贵。 辅助存储器:也称外存(绝大多数是磁盘),存放电脑的应用程序等,如果想要运行某一程序,往往需要先将其从外存调入内存,存储空间大,访问速度较慢,价格较低。 高速缓

    2024年02月11日
    浏览(48)
  • 【计算机组成原理】高速缓冲存储器 Cache 的写策略(Writing Policy)

    缓存的写策略指的是确定何时将数据写入缓存或主存的策略。 在全写法策略中,每次发生写操作时都会将数据同时写入缓存和主存。这样可以保证数据的一致性,但会增加主存的写入操作,降低写入性能。需要设置写缓存(Write Buffer)。 在写回策略中,当缓存中的数据发生

    2024年02月02日
    浏览(51)
  • 【计算机组成原理】高速缓冲存储器 Cache 的三种映射方式(Cache Mapping)

    缓存是计算机系统中常见的一种高速存储器,用于临时存储常用数据,以便快速访问。在缓存中,有三种常见的映射方式,分别是直接映射、全相联映射和组相联映射。 在直接映射中,每个主存块只能映射到缓存中的一个特定位置。该位置是通过对主存块的某个地址的一部分

    2024年01月19日
    浏览(48)
  • 计算机组成与结构综合大实验验优:16位运算器设计实验、存储器实验、控制器实验、16位CPU设计实验

    综合性比较强的大实验,先是在实验室完成前面三个小实验,最后再三个结合完成最后的16位CPU的设计,需要软硬件结合一起。 实验截图 黄色圈的地方是输入步骤显示 蓝色圈的地方是标志位和结果显示的LED灯 红色圈的地方是输入决定ALU功能的操作码的地方,以及输入计算的

    2023年04月08日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包