存储器的结构

这篇具有很好参考价值的文章主要介绍了存储器的结构。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、存储器芯片的基本结构

存储的基本结构如下:
存储器的结构

1.控制逻辑

控制逻辑会给出读写操作信号:

  • 读操作时,控制逻辑会给出信号,读出相应的存储器单元的数据,然后交给数据寄存器。
  • 写操作时,数据寄存器会先寄存数据,然后通知控制逻辑给出写信号,写入到相应的存储器元。
    存储器的结构

2.存储矩阵

如下图所示,一个存储体是由很多个存储元所组成,通过一条控制线(红色线)并行控制多个存储元,称为一个存储单元。然后通过一条数据线读出或写入数据到这一列的存储元,这些同一时间存取的"10100011"数据称为存储字,这个存储字长为 1 Byte。
存储器的结构

3.地址信号

为了确保一次只能存取一个存储单元(一行存储元)的数据,也就是每次存取,红线上的的输入信号只能一个信号有效,所有需要一个译码器
如下所示,译码器将地址线(n位)映射为 2n 根存取信号控制线,输出一路控制信号有效,其他路无效。
存储器的结构

4.存储容量

所以根据地址线和数据线就能知道存储器的容量。

存储总容量 = 存储单元的个数 x 存储字长

  • 存储单元的个数(2n ) —> 地址线(n根)
  • 存储字长(bit/Byte) —> 数据线(bit/Byte)

常见的存储单位中: 1 k =210 ;1 M = 220 ;1G = 230 ; 1T = 240

所以存储芯片 8K x 8位,即 213 x 8 bit ,也就是需要13根地址线

二、寻址

寻址的方式有如下几种分类:

  • 按字寻址:寻址的每个单元是一个字,一个字是 4 Byte ( 32 bit )
  • 按半字寻址:寻址的每个单位为2 Byte;
  • 按字节寻址:寻址的每个单元为1 Byte( 8 bit );
  • 按双字寻址:寻址的每个单元为2个字(8 Byte);

三、大端和小端存放

大端:是指把数据的最高位从每一行(存储单元)最低位的地址值开始存放;

小端:是指把数据的低位从每一行最低位的地址值开始存放;
存储器的结构文章来源地址https://www.toymoban.com/news/detail-417898.html

到了这里,关于存储器的结构的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 计算机中存储器的层次结构

    现代的存储器体系结构是这样的: 越往上访问速度越快,更小,成本也越高。越往下访问速度越慢,更大,成本也越低。 在最高层(L0)是少量快速的CPU寄存器,CPU可以在一个时钟周期内访问他们。接下来是一个或多个小型到中型的基于SRAM高速缓存存储器。可以在几个CPU时

    2024年02月14日
    浏览(52)
  • 【单片机】单片机存储器结构

    单片机内部存储结构分析    我们来思考一个问题,当我们在编程器中把一条指令写进单片要内部,然后取下单片机,单片机就可以执行这条指令,那么这条指令一定保存在单片机的某个地方,并且这个地方在单片机掉电后依然可以保持这条指令不会丢失,这是个什么地方呢

    2024年04月12日
    浏览(47)
  • 【计算机三级嵌入式】考试自学笔记(三)——嵌入式系统硬件组成、嵌入式处理芯片以及存储器介绍

    常考知识点: 嵌入式最小硬件组成 嵌入式处理芯片 嵌入式系统的存储器 I/O接口及常用I/O设备 ARM内核典型嵌入式处理芯片 嵌入式系统外部通信接口 嵌入式最小硬件系统的组成如下: 嵌入式硬件系统≠嵌入式最小硬件系统 电源电路 :为整个嵌入式系统提供能量 时钟电路 :

    2023年04月12日
    浏览(84)
  • STM32-SPI通信(W25Q64芯片简介,使用SPI读写W25Q64存储器芯片)

    ​  SPI(Serial Peripheral Interface)是由Motorola公司开发的一种通用数据总线四根通信线:SCK(Serial Clock)、MOSI(Master Output Slave Input)、MISO(Master Input Slave Output)、SS(Slave Select)。 ​SPI通信具有以下特点: 同步,全双工; 支持总线挂载多设备(SPI仅支持一主多从); 在不

    2024年02月08日
    浏览(45)
  • 深入理解计算机系统(13)_存储器层次结构

    第一章 计算机的基本组成 1. 内容概述 2. 计算机基本组成 第二章 计算机的指令和运算 3. 计算机指令 4. 程序的机器级表示 5. 计算机运算 6. 信息表示与处理 第三章 处理器设计 7. CPU 8. 处理器体系结构 9. 优化程序性能 10. 其他处理器 第四章 存储器和IO系统 11. 存储器的层次结构

    2024年02月16日
    浏览(32)
  • 计算机组成与体系结构第二次试验:存储器实验

    为了帮助同学们完成痛苦的实验课程设计,本作者将其作出的实验结果及代码贴至CSDN中,供同学们学习参考。如有不足或描述不完善之处,敬请各位指出,欢迎各位的斧正! 本实验的主要内容是了解 RAM(Random Access Memory,静态随机存储器)和ROM(Read Only Memory,只读存储器)

    2024年02月08日
    浏览(47)
  • 《深入理解计算机系统(CSAPP)》第6章 存储器层次结构 - 学习笔记

    写在前面的话:此系列文章为笔者学习CSAPP时的个人笔记,分享出来与大家学习交流,目录大体与《深入理解计算机系统》书本一致。因是初次预习时写的笔记,在复习回看时发现部分内容存在一些小问题,因时间紧张来不及再次整理总结,希望读者理解。 《深入理解计算机

    2024年02月06日
    浏览(47)
  • 计算机组成与结构综合大实验验优:16位运算器设计实验、存储器实验、控制器实验、16位CPU设计实验

    综合性比较强的大实验,先是在实验室完成前面三个小实验,最后再三个结合完成最后的16位CPU的设计,需要软硬件结合一起。 实验截图 黄色圈的地方是输入步骤显示 蓝色圈的地方是标志位和结果显示的LED灯 红色圈的地方是输入决定ALU功能的操作码的地方,以及输入计算的

    2023年04月08日
    浏览(45)
  • 【正点原子STM32】QSPI四线SPI模式(Quad-SPI存储器、间接模式、状态轮询模式、内存映射模式、命令序列、QSPI基本使用步骤、SPI FLASH基本使用步骤)

    一、QSPI介绍 1.1、QSPI功能框图(双闪存模式禁止) 1.2、QSPI 时钟源 1.3、间接模式 1.4、内存映射模式 1.5、命令序列(间接模式 或 内存映射模式) 1.6、指令、地址、交替字节、空指令周期、数据各阶段 1.7、QSPI FLASH设置 1.8、QSPI 中断类型 二、QSPI相关寄存器介绍 三、QSPI相关

    2024年04月22日
    浏览(69)
  • 计算机组成原理之机器:存储器之高速缓冲存储器

    笔记来源:哈尔滨工业大学计算机组成原理(哈工大刘宏伟) 3.1.1 为什么用cache? 角度一: I/O设备向主存请求的级别高于CPU访存 ,这就出现了CPU等待I/O设备访存的现象,致使CPU空等一段时间,降低CPU工作效率。为 避免CPU与I/O设备争抢访存 ,可在CPU与主存之间加一级缓存,

    2024年03月10日
    浏览(59)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包