AD9361收发器中文手册

这篇具有很好参考价值的文章主要介绍了AD9361收发器中文手册。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

因最近公司需要,借此机会和大家一起学习AD9361

制作不易,记得三连哦,给我动力,持续更新!

工程文件下载:纯硬件SPI配置AD9361   提取码:g9jy

----------------------------------------------------------------------------------------

AD9361

接收器:

        接收RF信号,并将其转换成可供BBP使用的数字数据。

两个独立控制通道,共享一个通用频率合成器;

        每个通道都要三个输入

        接收器是一个直接变频系统,含有一个低噪声放大器(LNA)→匹配向内(I)和正交(Q)放大器→混频器和频带整形滤波器(可以将接收到的信号变频为基带,以便进行数字化)

        根据预编程增益指数映射,实现增益控制,可通过内部AGC实现,也可以通过手动增益控制实现,使BBP可以根据需求调整增益

        各通道有独立的RSSI测量功能、直流失调跟踪功能、自我校准必要电路。       

        接收器包含12位、△ADC和可调采样速率

        数字化信号可以通过一系列抽取滤波器和一个完全可编程的128抽头FIR滤波器(带有额外的抽取设置)进一步调理

发射器:

        两个相同的、独立控制通道

        从BBP收到数字数据→不带插值选项的可编程128抽头FIR滤波器→一些列差值滤波器→到达ADC之前,提供额外的滤波和数据速率插值处理(每个12位DAC都有可调的采样速率)→I和Q通道都馈入RF进行上变频转换为基带模拟信号时,IQ信号进行滤波→馈入上变频混频器(IQ重新组合起来),并在载波频率下进行调制→模拟滤波器(额外提供频带整形处理)→输出放大器

        每个发射通道内置自我校准电路,同时还提供一个TX键控模块,发射器输出信号时,并通过一个未使用的接收器通道将其送到BBP,仅在接收器空闲的TDD模式下可以用

时钟输入选项:

        参考时钟可由两种不同时钟源提供:

        1、选择一个专门的晶振(频率范围:19M-50M),连接在XTALP和XTALN之间

        2、将一个外部振荡器或者时钟分配器连接至XTALN(XTALP引脚保持断开状态),频率范围10M-80M

该参考时钟为频率合成模块提供电源,这些模块在器件内部生成所有数据时钟、采样时钟和本振

利用数字可编程、数字控制晶振(DCXO)功能来调节片内可变电容,则可消除晶振频率误差。该电容可以调谐系统中的晶振频率变化,结果产生精度更高的参考时钟

频率合成器:

        RF PLL :两个完全相同的频率合成器,用于为RF信号生成需要的LO信号:一个用于发射,一个用于接收

        RF PLL采用小数N设计,融入了完全集成式电压控制振荡器和环路滤波器

        在TDD模式下,RF PLL 根据RX和TX帧的需要开启和关闭,

        在FDD模式下,TX PLL 和 RX PLL 可以同时激活

        这些PLL不需要外部元件

        BB PLL :基带PLL频率合成器,用于生成所有基带相关时钟信号

        该PLL的编程频率范围为 700Mhz—1400Mhz,具体取决于系统的数据速率和采样速率要求

数字数据接口:

        采用并行数据端口,在器件和BBP之间进行数据传输

        两种工作模式:单端CMOS格式或差分LVDS格式(官方一般只测试差分LVDS)

        传输总线是通过简答的硬件握手信令来控制的

DATA_CLK信号:

        RX数据提供DATA_CLK信号,DATA_CLK可设为单数据速率(SDR)时序(上升沿采样),也可设置为双数据速率(DDR)时序(上升沿和下降沿同时采样)

FB_CLK信号:

        TX数据需要FB_CLK作为时序参考

        对于突发控制信号,FB_CLK允许源与上升沿捕获时序同步

        对于发射信号突发,允许上升沿(SDR)和双沿捕获(DDR)时序同步

        FB_CLK必须与DATA_CLK的频率和占空比相同

RX_FRAME信号:

        接收器输入有效数据时,器件都会生成一个RX_FRAME输出信号

        该信号有两个模式:电平模式(数据有效期间保持高电平)

                                            脉冲模式(以50%的占空比脉动)

        BBP必须提供一个TX_FRAME信号,以上升沿指示有效数据传输开始

使能状态机(ENSM):

        多种不同状态:

                 • 待机—节能,频率合成器被禁用

• 休眠—待机,所有时钟/BB PLL被禁用

• TX—TX信号链被使能

• RX—RX信号链被使能

• FDD—TX和RX信号链被使能

• 报警—频率合成器被使能

       

        控制方法:SPI控制和引脚控制

SPI控制模式:

        通过写SPI寄存器,从当前状态进入下一状态,从而实现对ENSM的异步控制。

        当不需要对频率合成器进行实时控制时,推荐采用SPI控制模式

        只要BBIC能够精确执行SPI写操作,SPI控制就可以用于实时控制

引脚控制模式:

        ENABLE引脚和TXNRX引脚的使能

        如果BBIC有可以实时控制的额外控制输出,允许用一个简单地双线接口来控制器件状态,简易使用引脚控制方法

        状态跳转可以通过一个脉冲或电平来激励ENABLE引脚

        使用脉冲时,最小脉冲宽度必须为一个FB_CLK周期,

        在电平模式下,引脚同样由AD9361检测其边沿,而且必须符合相同的最小脉冲宽度

SPI接口:

        AD9361通过一个串行外设接口(SPI)与BBP通信。

                 4线:专门的接收和发送端口

                 3线:一个双向数据通信端口

        写命令为24位格式: 

                 前6位:设置总线方向和需要传输的字节数

                 接下来的10位:写入地址

                 后8位:数据

        读命令格式:

                与写命令类似

                 区别在于:

                         前16位:在SPI_DI引脚传输

后8位:从AD9361中读取,若为4线则在SPI_DO引脚完成,3线则在SPI_DI引脚完成

        若为多命令,则寄存器递增

控制引脚:

控制输出(CTRL_OUT[7:0]):

        提供8个同步实时输出信号,用作BBP的中断

        这些输出可以配置为输出一些内部设置和测量值,BBP在监控收发器在不同情况下的性能时可以使用这些值

        控制输出指针寄存器选择将哪些信息输出到这些引脚

        控制输出使能寄存器决定BBP将激活哪些信号以便监控

       

控制输入(CTRL_IN[3:0]):

        提供4个边沿检测控制输入引脚:

                 手动增益模式:BBP可以用他实时更改增益表索引

                 发射模式:BBP可以使用这些引脚更改发射增益

GPO引脚(GPO_3至GPO_0):

        提供4个支持3.3V的逻辑输出引脚

        用于通过AD9361 SPI总线控制其他外设器件(稳压器、开关、AD9361状态机的从机)

辅助转换器:

AUXADC:

        一个辅助ADC,可以用来监控温度、功率输出等系统功能。

        转换器位宽:12位,输入范围为0V-1.25V。

        使能时, ADC处于自由运行状态

        SPI读操作提供在ADC输出端锁存的最后值。借助位于ADC之前的一个多路复用

器,用户可以在AUXADC输入引脚与内置温度传感器之间进行选择

AUXDAC1和AUXDAC2:

        两个相同的辅助DAC,提供功率放大器偏置或其他的系统功能。

        辅助DAC的位宽:10位

        电压范围:0.5V—VDD_GPO-0.3V,电流驱动:10mA

        可通过内部使能状态机直接控制

AD9361的供电:

        必须通过以下三种电源供电:

                 模拟电源(VDDD1P3_DIG/VDDAx=1.3V)

                 接口电源(VDD_INTERFACE=1.8V)

                 GPO电源(VDD_GPO=3.3V)文章来源地址https://www.toymoban.com/news/detail-418226.html

到了这里,关于AD9361收发器中文手册的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包赞助服务器费用

相关文章

  • STM32+收发器实现CAN和485总线

    STM32+收发器实现CAN和485总线

    RS485总线是一种常见的(Recommended Standard)串行总线标准(485是它的标识号),采用平衡发送与差分接收的方式,因此具有抑制共模干扰的能力。CAN是控制器局域网络(Controller Area Network, CAN)的简称,是一种能够实现分布式实时控制的串行通信网络,属于CSMA(多路载波侦听)/CD(冲突检测

    2024年02月05日
    浏览(8)
  • ARINC429总线收发器 -- HI-3593调试记录

    ARINC429总线收发器 -- HI-3593调试记录

    ​ HI-3593是一款ARINC429协议收发器芯片,和之前介绍的HI-3582芯片功能一样,该芯片支持两路接收和一路发送,其中每个接收机具有标签识别、32×32 FIFO和模拟线路接收机。不同的是HI-3593通信接口为SPI总线,可以减少MCU的硬件管脚负担,而且HI-3593片内集成DC/DC 转换器用于产生双

    2024年02月12日
    浏览(8)
  • 基于vivado+Verilog FPGA开发 — GT收发器

    基于vivado+Verilog FPGA开发 — GT收发器

    代码规范:Verilog 代码规范_verilog代码编写规范-CSDN博客 开发流程:FPGA基础知识----第二章 FPGA 开发流程_fpga 一个项目的整个流程-CSDN博客   源码下载:GitHub - Redamancy785/FPGA-Learning-Record: 项目博客:https://blog.csdn.net/weixin_51460407 零、低速通信接口的缺陷 1、同步通信要求传输数据

    2024年04月17日
    浏览(13)
  • “GT/Serdes/高速收发器”相关的FPGA调研

    根据FPGA使用的要点,GT/Serdes/高速收发器这样的,进行检索,及FPGA的接口培训信息,整理成表如下: 序号 一级搜集 二级搜集 引申 1 知乎ID FPGA个人练习生 FPGA实现图像去雾 基于暗通道先验算法 纯verilog代码加速 提供2套工程源码和技术支持 没玩过GT资源都不好意思说自

    2024年02月08日
    浏览(8)
  • FPGA的高速收发器(GTX/GTY/GTP)的快速上手教程

    FPGA的高速收发器(GTX/GTY/GTP)的快速上手教程

            工作中有对GT收发器的使用需求, 学习的过程中,看手册,看别人的文章。有些大佬写得非常好,但他们可能不是针对使用来写的,我在实际使用IP核的过程中,还是会有很多疑惑。         所以我就针对怎么使用GTX等IP核写的这几篇文章,希望可以帮助到想快速学

    2024年04月15日
    浏览(11)
  • rtl8221b+mcu,2.5g光纤收发器的开发备份

    rtl8221b+mcu,2.5g光纤收发器的开发备份

    1、rtl8221b是一款2.5g的光电转换的phy 系统的构建如下 为了省成本,不用mac来对接其中的gmii接口直接接光模块 2、mdio和mdc由mcu的gpio来模拟,在csdn上有很多的文章来参考 mdio的参数如下 不想看英文可以参考下面的文章 MDIO(clause 22 与 clause 45)接口简介以及FPGA Verilog 实现_Angry Noob的

    2024年02月12日
    浏览(9)
  • FPGA-结合协议时序实现UART收发器(一):UART协议、架构规划、框图

    FPGA-结合协议时序实现UART收发器(一):UART协议、架构规划、框图

    记录FPGA的UART学习笔记,以及一些细节处理,主要参考奇哥fpga学习资料。 本次UART主要采用计数器方法实现,实现uart的稳定性发送和接收功能,最后实现串口数据回环进行功能测试。 UART协议如图。 包含:空闲位、起始位、数据位、校验位、停止位、空闲位(一般没有) 对于

    2024年02月08日
    浏览(9)
  • 赛灵思7系列FPGA GT收发器中的RX均衡器

    赛灵思7系列FPGA GT收发器中的RX均衡器

            串行信号经过传输媒介时,必然伴随着衰减或者扭曲。为了减少信号衰减带来的串行误码率,并且兼顾功耗与性能,GT收发器提供了两种信号改善方法:一种是LPM模式(low-power mode),另一种是DFE模式(判决反馈均衡器 Decision Feedback Equalizer )。         DFE模式

    2024年02月03日
    浏览(8)
  • 2023版 STM32实战7 通用同步/异步收发器(串口)F103/F407

    2023版 STM32实战7 通用同步/异步收发器(串口)F103/F407

    -1-通用同步异步收发器 (USART) 能够灵活地与外部设备进行全双工数据交换,满足外部设备对工业标准 NRZ 异步串行数据格式的要求。 -2-硬件流控制一般是关闭的 -3-波特率指单位时间传输bit个数 -4-数据位一般是8位 -5-一般无校验位 -1-参考帮助手册(F1/F4都有) -2-参考库文件注

    2024年02月07日
    浏览(9)
  • UIOTOS前端零代码 第7节:(实践)利用嵌套+收发器组件,零代码实现简单计算器功能

    UIOTOS前端零代码 第7节:(实践)利用嵌套+收发器组件,零代码实现简单计算器功能

    通过嵌套容器嵌套底层页面,再利用收发器组件和工具函数之间的转换,真正做到零代码实现简单计算器功能。 底层页面             步骤1: 打开编辑器,在右边页面中,选择合适的页面路径 新建页面 。 步骤2: 把当前页面命名“按钮”,并缩放至合适的大小,在右边属

    2024年04月14日
    浏览(11)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包