算术逻辑单元ALU

这篇具有很好参考价值的文章主要介绍了算术逻辑单元ALU。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

ALU:arithmetic and logic unit。是能实现多组算术运算和逻辑运算的组合逻辑电路。

1.简介

  • 算术逻辑单元简称“ALU”,ALU是计算机的数学大脑,也是现代计算机的基石。
  • ALU就是*计算机里负责运算的组件,基本其他所有部件都用到了它。
    第一个封装在单个芯片内的完整ALU:英特尔74181,在1970年发布。

2.组成

ALU有2个单元,1个算术单元和1个逻辑单元。

2.1 算术单元

算术单元负责计算机里的所有数字操作。

2.1.1 半加器 half adder

半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。

算术逻辑单元ALU
算术逻辑单元ALU
算术逻辑单元ALU

2.1.2 全加器

全加器是用门电路实现两个二进制数相加并求出和的组合线路。
用两个半加器实现
算术逻辑单元ALU

算术逻辑单元ALU
算术逻辑单元ALU

我们更关注逻辑功能,而不关心底层实现原理,所以我们把全加器作为独立组件,全加器会把A,B,C三个输入加起来输出"总和"和"进位"。现在有了新组件,我们可以相加两个8位数字,叫两个数字叫A和B,我们从A和B的第一位开始,叫A0和B0。因为是第一次加法,不用处理任何进位 ,所以我们可以用半加器,来加这2个数字,输出叫sum0,然后,加A1和B1,因为A0和B0的结果有可能进位,所以这次要用全加器,除了A1和B1,还要连上进位。输出叫sum1,然后,把这个全加器的进位连到下个全加器的输入,处理A2和B2,以此类推,把8个bit都搞定。
算术逻辑单元ALU

2.2 逻辑单元

逻辑单元执行逻辑操作,AND,OR和NOT操作,它也能做简单的数值测试,比如一个数字是不是负数。
这是检查ALU输出是否为0的电路,它用一堆OR门检查其中一位是否为1,哪怕只有一个Bit(位)是1,我们就知道那个数字肯定不是0,然后用一个NOT门取反。所以只有输入的数字是0,输出才为1,以上就是ALU的一个高层次概括,我们甚至从零做了几个主要组件,比如行波进位加法器,它们只是一大堆逻辑门巧妙的连在一起而已。
算术逻辑单元ALU

3.总结

算术逻辑单元ALU文章来源地址https://www.toymoban.com/news/detail-422162.html

到了这里,关于算术逻辑单元ALU的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • (数字逻辑笔记)用Verilog实现一个简单ALU(组合逻辑)

    实验描述: 输入 :两个4位二进制数,代表两个操作数A,B;一个3位控制信号operation,代表ALU要进行的运算。本实验中,ALU可以实现8种运算: 输出 :4位结果,1位进位 operation | F 000 | A + B 001 | A - B 010 | B + 1 011 | B - 1 100 | NOT A 101 | A XOR B 110 | A AND B 111 | A OR B 实现代码: TestBen

    2024年02月04日
    浏览(54)
  • 【CSAPP 3.5】算术和逻辑操作

    下表列出了 x86-64 的一些整数和逻辑操作。大多数操作都分成了指令类,这些指令类有各自带不同大小操作数的变种(除了 leaq )。例如,指令 ADD 由 4 条加法指令组成: addb 、 addw 、 addl 、 addq ,分别是字节加法、字加法、双字加法、四字加法。以下操作被分为 4 组: 加载

    2024年02月03日
    浏览(38)
  • 《逻辑综合(logic synthesis)入门指南》

    Hello, 欢迎来到逻辑综合的世界,在这里我将用尽可能通俗的语言,介绍什么是逻辑综合。 我开源了一款逻辑综合工具phyLS在开源网站github,有兴趣的朋友可以关注一下~GitHub - panhongyang0/phyLS: A Logic Synthesis tool based on EPFL Logic Synthesis Library \\\"mockturtle\\\" 技术是不断进步的,因此本文

    2023年04月21日
    浏览(46)
  • jvs-logic逻辑引擎功能新增:逻辑凭证、自定义权限控制等等

    1.新增逻辑复制功能;主要用于数据的同步和复制 2.逻辑新增权限设置功能; 每个逻辑可以设置不同的权限,逻辑页的功能权限配置默认是全部赋权给应用授权的相关人员,也可以按照自定义配置,如图所示,选择自定义时,可以对人员设置可以操作的按钮。 人员选择方式

    2024年02月06日
    浏览(53)
  • OpenCV 笔记(4):图像的算术运算、逻辑运算

    图像的本质是一个矩阵,所以可以对它进行一些常见的算术运算,例如加、减、乘、除、平方根、对数、绝对值等等。除此之外,还可以对图像进行逻辑运算和几何变换。 我们先从简单的图像加、减、逻辑运算开始介绍。后续会有专门的内容介绍图像的几何变换等。 图像的

    2024年02月06日
    浏览(49)
  • 【Lua语法】算术、条件、逻辑、位、三目运算符

    加减乘除取余:+ - * / % Lua中独有的:幂运算 ^ 注意: 1.Lua中没有自增自减(++、–),也没有复合运算符(+=、-=) 2.Lua中字符串可以进行算术运算符操作,会自动转成number 如:“10.3” + 1 结果为11.3 大于 小于 大于等于 = 小于等于 = 等于 == 不等于 ~= 返回值依然是bool 注意: 1.与C

    2024年02月11日
    浏览(48)
  • jvs-logic逻辑引擎中的循环操作配置详解

    在当今数字化、信息化的社会中,数据处理和逻辑运算成为了许多业务和应用的核心。循环操作作为数据处理中一种常见的业务模式,其配置和实现的效率与准确性直接影响了整个业务流程的运行效果。因此,掌握循环操作的配置方法,尤其是在逻辑引擎的框架下,显得尤为

    2024年02月19日
    浏览(33)
  • 独立服务编排逻辑引擎:jvs-logic服务原子组件介绍

    逻辑引擎的本质是可视化的服务编排是指使用图形化工具、配置和管理原子服务间的工作步骤和调用关系。这种方法可以快速的实现业务功能,使非开发人员也能轻松地创建和管理服务的工作流程。 可视化服务编排工具提供了直观的界面和丰富的功能,以及便捷的执行步骤控

    2024年02月11日
    浏览(33)
  • keil5 Logic Analyzer逻辑分析仪端口输出波形观测

    在选项卡中找到debug,如果是软件仿真,就要选择左边的\\\"Use Simulation\\\"。下面的\\\"Dialog DLL\\\" 和 “Parameter” 也需要更改;\\\"Dialog DLL\\\"软件仿真填入的是\\\"DARMSTM.DLL” ,硬件仿真填入“TARMSTM.DLL” 。 “Parameter” 为 “-pSTM32F103C8”填的是芯片型号,以TM32F108C8T6为例。 设置好后点击OK 打开

    2024年02月16日
    浏览(43)
  • FPGA原理与结构——可配置逻辑块CLB(Configurable Logic Block)

    系列文章目录:FPGA原理与结构(0)——目录与传送门         可配置逻辑块CLB(Configurable Logic Block)是xilinx系类FPGA的基本逻辑单元(在各系列中CLB可能有所不同,以下我们主要讨论Xilinx 7系类),是实现时序逻辑电路和组合逻辑电路的主要逻辑资源。         一般来说

    2024年02月12日
    浏览(40)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包