组合逻辑电路二——数字逻辑实验

这篇具有很好参考价值的文章主要介绍了组合逻辑电路二——数字逻辑实验。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

组合逻辑电路二——数字逻辑实验

0 🌈实验目的

(1)掌握数据选择器和译码器的功能。

(2)用数据选择器实验逻辑函数。

(3)用译码器实现逻辑函数。

1 🌈实验仪器及材料

组合逻辑电路二——数字逻辑实验

2 🌈实验原理

(一)74LS151

74LS151是常用的8选1数据选择器,芯片内部有一个8选1数据选择器。通过输入不同的地址码C、B、A,可以控制输出Y选择8个输入数据D0~D7中的一个。

连线图和逻辑功能表如下图所示。

S为使能端;

C、B、A为地址输入端;

D0~D7为8选1数据选择器的数据输入端;

Y为输出端。

组合逻辑电路二——数字逻辑实验

74LS151输出的逻辑式可以写成:

组合逻辑电路二——数字逻辑实验

(二)74LS153

  1. 74LS153简介

74LS153是常用的双4选1数据选择器,芯片内部含有两个地址码共用的4选1数据选择器。通过输入不同的地址码B、A,可以控制输出Y选择4个输入数据C0~C3中的一个。

连线图和逻辑功能表如下图所示。

1G、2G为两个独立的使能端;

B、A为公用的地址输入端;

1C0~1C3和2C0~2C3分别为两个4选1数据选择器的数据输入端;

Y1、Y2为两个输出端。

组合逻辑电路二——数字逻辑实验

74LS153输出的逻辑式可以写成:

组合逻辑电路二——数字逻辑实验

若将B、C作为两个输入变量,同时令C0~C3为第三个输入变量的适当状态(包括原变量、反变量、0和1),就可以在数据选择器的输出端产生任何形式的三变量组合逻辑函数。

同理,使用具有n位地址输入的数据选择器,可以产生任何形式输入变量数不大于n+1的组合逻辑函数。

3 🌈实验内容及步骤

  1. 按下表的要求设计一个逻辑电路

组合逻辑电路二——数字逻辑实验

(1)写出逻辑表达式的变换,F=A'BD+AB'CD+BC'D+ABCD'

(2)将F表达式与74LS151输出Y的表达式比较,得到74LS151输入信号的表达式:

C=A D0=0

B=B D1=0

A=C D2=D

D3=D

D4=0

D5=D

D6=D

D7=D'

(3)画出电路图

组合逻辑电路二——数字逻辑实验

(4)功能测试(实测结果)文章来源地址https://www.toymoban.com/news/detail-426183.html

组合逻辑电路二——数字逻辑实验

4🌈实验报告以及实验电路图等下载链接

数字逻辑实验:内含实验报告,和所用实验软件,还有实验电路图,其中包括七个实验实验报告中的各个实验的答案都已填好!!!-C++文档类资源-CSDN文库
组合逻辑电路二——数字逻辑实验

到了这里,关于组合逻辑电路二——数字逻辑实验的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 南京邮电大学电工电子(数电)实验报告——组合逻辑电路 & 时序逻辑电路

    5、使用ISE软件完成组合逻辑设计的输入并仿真 6、掌握Testbech中组合逻辑测试文件的写法 7、下载并测试实现的逻辑功能 ①4选1数据选择器 RTL代码 仿真测试模块代码 ②3-8译码器 RTL代码 仿真测试模块代码 ③8-3优先编码器 RTL代码 仿真测试模块代码 ④十六进制七段LED显示译码器

    2024年02月04日
    浏览(44)
  • 组合逻辑、时序逻辑的适用场合、数字逻辑电路的时序分析

    组合逻辑: 组合逻辑是一类逻辑电路,其输出仅仅取决于当前的输入信号状态,而不考虑过去的信号状态。 组合逻辑电路的输出完全由输入决定,没有时钟信号的概念,因此输出是输入的函数。 例子包括逻辑门(AND、OR、NOT等)和其他不带存储元件(如触发器)的电路。 时

    2024年02月03日
    浏览(32)
  • 数字电路和模拟电路-6组合逻辑模块及其应用(上)

    前言:结合之前学习的基本门电路、逻辑电路的分析与设计,去剖析解编码器、译码器、数据选择器、加法器、数值比较器的模块设计与应用。 目录 一、编码器 1、工作原理 2、编码器-74LS148分析 3、应用74LS148接成16线—4线优先编码器 二、译码器 1、译码器定义 2、74145译码器分

    2024年02月04日
    浏览(31)
  • 时序逻辑电路二——数字逻辑实验

    (1)熟悉计数器的逻辑功能及特性 (2)掌握计数器的应用 (3)掌握时序逻辑电路的分析和设计方法 集成4位计数器74LS161(74LS160)简介 74LS161是4位二进制计数器,74LS160是十进制计数器。74LS161和74LS160芯片引脚排列相同。 (1)异步清零功能 当CLR=0时,无论其他输入端状态如何(

    2024年02月10日
    浏览(32)
  • 时序逻辑电路一——数字逻辑实验

    (1)熟悉触发器的逻辑功能及特性。 (2)掌握集成D和JK触发器的应用。 (3)掌握时序逻辑电路的分析和设计方法。 用D触发器(74LS74)组成二分频器、四分频器 74LS74是双D触发器(上升沿触发的D触发器),其管脚图和功能表如下: 每个74LS74芯片有两个D触发器,每个D触发器

    2024年02月06日
    浏览(31)
  • 数字逻辑基础实验二—时序逻辑电路的设计

    实验目的 (1)掌握中规模集成寄存器构成的时序逻辑电路的设计方法。 (2)掌握中规模集成计数器设计N进制计数器的方法。 (3)学会用时序功能器件构成综合型应用电路。 实验电路 图 2-1红绿灯电路 实验软件与环境 软件  Multisim 14.2 环境  Windows 11 专业版21H2 设备名称 

    2023年04月21日
    浏览(35)
  • 【上海大学数字逻辑实验报告】六、时序电路

    掌握同步二进制计数器和移位寄存器的原理。 学会用分立元件构成2位同步二进制加计数器。 学会在Quartus II上设计单向移位寄存器。 学会在Quartus II上设计环形计数器。 同步计数器是指计数器中的各触发器的时钟脉冲输入端连接在一起,接到输入的计数脉冲的CP端,所以各触

    2024年02月04日
    浏览(34)
  • 【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(二)、需求分析和系统设计

    本次实验(一)见博客:【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(一)、实验指导书 说明 :本次实验的代码使用verilog编写,文章中为阅读方便,故采用matlab代码格式。 2.1、需求分析 本次实验要求设计一种通过操作开关的时间控制灯

    2024年04月26日
    浏览(34)
  • 硬件基础:组合逻辑电路

    组合逻辑电路是由一些基本的逻辑门电路组成的, 没有反馈,输出仅取决于输入 。 组合逻辑电路是数字逻辑电路中一种重要的电路类型,它是由多个逻辑门(例如与门、或门、非门等)组成的电路。组合逻辑电路根据输入信号的状态,在 不需要时钟脉冲 的情况下直接产生

    2024年01月25日
    浏览(31)
  • 组合逻辑电路的分析与设计

    逻辑电路分为2大类,一类是组合逻辑电路,一类是时序逻辑电路 组合逻辑电路的特点:电路中任一时刻的稳态输出仅仅取决于该时刻的输入,而与电路原来的状态无关。组合电路没有记忆功能,只有从输入到输出的通路,没有从输出到输入的通路。 一,组合逻辑电路的分析

    2024年02月11日
    浏览(30)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包