如何理解PCB布线3W规则

这篇具有很好参考价值的文章主要介绍了如何理解PCB布线3W规则。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

我们平时在PCB布线的时候,对于比较重要的信号都要做特殊处理,比如包地或者时“3W”,所谓3w指的是线与线之间的间距要满足三倍的线宽,那么我们怎么理解这个3W原则呢,他是如何降低信号之间的串扰的呢?

我们要了解这个原因可以先了解电容的概念,电容的组成无非就是两个导体组成的,而且这两个导体要处于不连接的状态,两个导体之间的是绝缘体,这个绝缘体也可以是空气。

如何理解PCB布线3W规则

如何理解PCB布线3W规则

那我们可以看一下我们上图所示的场景,其实导线与导线之间就和我们的电容的概念一样,所以我们的导线是存在寄生电容的。

那么我们假设我们上图的data信号他是在传输的过程当中,那么由于有寄生电容的存在他有一部分信号就会串扰到上面那根时钟线上面去,么由于我们的时钟线是比较重要的,和他相邻的导线会把一部分信号传到时钟线上面,那么这个时候我们这个时钟线重要信号就很有可能出现误判等情况,从而影响我们的板子的运行。

那这个时候我们要减小这个串扰我们可以根据容抗公式R=1/2π*F*C来计算,我们希望时钟线所分到data信号的电压越小越好,那么按照分压原理,CLK与DATA信号之间的电阻越大,CLK与GND之间的电阻越小则可以实现时钟线所分到data信号的电压越小,根据容抗公式R=1/2π*F*C,我们可以减小C的大小,从而增大clk与data信号之间R的值,那么这个时候我们又可以根据电容公式c=εs/d,得出我需要减小c可以减小ε(导体的介电常数)或者减小s(导体的面积),以及增大导体间的距离来实现,一般来说我们改变不了导体的介电常数和导体的面积,但是我们可以通过增大导体之间的距离来减小c的大小从而达到降低串扰的目的

那么在实际应用中应该要把这两根导线相隔多远呢,我们一般是采用3倍线宽的距离来降低信号的线间串扰,这就是我们平时设计当中的3w原则的原理。

当然,我们还有一种方法也可以减小线间串扰,那么就是这个重要信号两边都加上两根地线,那么这个时候地线两边的串扰信号通过我们的地线流走了,那么这个时候线与线之间的串扰就变小了,当然包地的时候,我们最好相隔一定的距离打上地空,那么这个时候他的效果就更好了!

声明:本文凡亿教育原创文章,转载请注明来源!
文章来源地址https://www.toymoban.com/news/detail-427303.html

到了这里,关于如何理解PCB布线3W规则的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • PCB 布线技术~PCB 基础

    • PCB设计起源于美国,所以其常用单位是英制, 而非公制 – 版子的大小通常使用英尺 – 介质厚度导体的长宽通常使用英尺及英寸 • 1 mil = 0.001 inches • 1 mil = .0254 mm – 导体的厚度常使用盎司(oz) • 一平方英尺金属的重量 • 典型值 – 0.5oz = 17.5μm – 1.0oz = 35.0μm – 2.0oz =

    2024年02月07日
    浏览(25)
  • 【PCB硬件】PCB布线规范技巧

    没有屏蔽或者只屏蔽了部分,都会造成EMI的泄露 PCB走线密度越来越大,很多工程师会会有失误:很多层PCB走线的时候产生了闭环的结果,这样会产生环形天线,增加EMI的辐射强度 闭环会造成EMI辐射,然而开环同样会造成EMI辐射, 高速信号线在多层PCB布线的时候如果造成开环

    2024年02月21日
    浏览(28)
  • (PCB系列七)PCB差分信号布线及其要点

     1、差分信号的定义         差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相同,相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送

    2024年02月09日
    浏览(29)
  • 【PCB专题】如何在嘉立创8月1日起的新规则下免费打样

            嘉立创规则22.8.1号免费打样开始规则变更了,那要怎么办呢?规格变更说明的链接: PCB免费打样规则变更正式实施,新增6层免费! - 哔哩哔哩 信守承诺,不玩套路,2021年7月1日嘉立创发布PCB免费打样活动,并且承诺以年为单位执行。2022年7月1日时满一年,公司本

    2023年04月16日
    浏览(45)
  • BOOST升压电路PCB布局布线

    尽可能让di/dt大的路径小。在boost中为开关管、二极管、与输出电容 先经过Cin再到芯片输入脚 SW覆盖面积要小 与FB相连的两个电阻越靠近FB越好,FB覆盖面积越小越好。走线细而短。 要在电容后面取采样点。Cin的GND纯净反馈GND最好接到Cin的地 小信号地连一起(FB分压电阻、CO

    2024年02月11日
    浏览(30)
  • PCB模块化设计05——晶体晶振PCB布局布线设计规范

    1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC。 2、布局是尽量使电容分支要短(目的:减小寄生电容,) 3、晶振电路一般采用π型滤波形式,放置在晶振的前面。 1)走线采取类差分走线; 2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;

    2024年02月12日
    浏览(32)
  • HDMI接口的PCB布局布线要求

    高清多媒体接口(High Definition Multimedia Interface),简称:HDMI,是一种全数字化视频和声音发送接口,可以发送未压缩的音频及视频信号。随着技术的不断提升,HDMI的传输速率也不断的提升,HDMI2.0最大传输速率可达14.4Gbit/s,HDMI2.1最大传输数据速率可达42.6Gbit/s,因此对其PCB的

    2024年02月12日
    浏览(24)
  • PCB布线走直角或锐角问题研究

    ​ 首先需要说明的一点,在正常布线的过程中还是要尽量避免布线走直角和锐角。这里只是研究深入下布线走直角或锐角会有多大的危害性,结尾给出答案。 ​ 无论是教科书还是公司的技术规范都会强调布线避免出现走直角和锐角,不过这背后的理由却让人有疑惑,而且最

    2024年02月06日
    浏览(34)
  • PCB差分信号线的布线要求

    在电路板上,差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。 1.等长:等长是指两条线的长度要尽量一样长,是为了保证两个差分信号时刻保持相反极性。减少共模分量,减少干扰。 2.等宽、等距:等宽是指两条信号的走线宽度需要保持一致,等距是指两条

    2024年02月02日
    浏览(67)
  • 一文搞定PCB元器件的布局布线

    PCB设计 90%在器件布局,10%在布线 ,如果PCB设计得好,可以起到事半功倍的效果,也可以提高PCB的电气特性。 比如若想要提高工作效率,则需要注意走线的空间,防止因空间不足而重新走线;或者不想在焊板时发现无法焊接,则需要注意元器件之间的摆放位置和考虑板边距离等

    2024年02月11日
    浏览(26)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包