AD9208子卡设计资料: 2 路 2.6GSPS/3GSPS AD 采集、2 路 12.6G DA 回放、高性能时钟发生器HMC7044 -FMC 子卡模块

这篇具有很好参考价值的文章主要介绍了AD9208子卡设计资料: 2 路 2.6GSPS/3GSPS AD 采集、2 路 12.6G DA 回放、高性能时钟发生器HMC7044 -FMC 子卡模块。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

板卡概述
FMC123 是一款基于 FMC 标准规范,实现 2 路 14-bit、3GSPSADC 采集功能、2 路 16-bit 12.6GSPS 回放子卡模块。该模块遵循 VITA57.1 标准,可直接与 FPGA 载卡配合使用,板卡 ADC 器件采用 ADI 公司的 AD9208 芯片,,与 ADI 公司的 AD9689 可以实现 PIN 脚 兼容。板卡DAC 器件采用 ADI 公司的 AD9172 芯片(与 AD9176 兼 容)。 该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米 波通信、自动测试设备等应用。
AD9208子卡设计资料: 2 路 2.6GSPS/3GSPS AD 采集、2 路 12.6G DA 回放、高性能时钟发生器HMC7044 -FMC 子卡模块

AD9208子卡设计资料: 2 路 2.6GSPS/3GSPS AD 采集、2 路 12.6G DA 回放、高性能时钟发生器HMC7044 -FMC 子卡模块 

 文章来源地址https://www.toymoban.com/news/detail-427567.html

软件支持
可选集成板级软件开发包(BSP):
支持 Xilinx 开发板;
支持 UltraScale/UltraScale+以上 FPGA 处理器;
可根据需求提供定制化算法与系统集成:
应用范围
雷达与智能天线、无线基础设施;
宽带 RF 信号处理,信号发生器;
通信测试设备;
自动驾驶 RADAR;
技术指标
ADC 性能指标(AD9208):
JESD204B(子类 1)编码数字输出,最高支持 16Gbps/lane;
1.65W 总功耗(3GSPS 采样率);
SNR;57.2dBFS@2.6GHz,-2dBFS amplitude
SFDR:70dBFS@2.6GHz,-2dBFS amplitude ;;
集成输入 buffer;
噪声密度:-152dBFS/Hz;
0.975V、1.9V 和 2.5V 直流供电电压;
9GHz 模拟输入全功率带宽(-3dB);
DAC 性能指标(AD9172):
支持多频段无线应用;
每个 RF DAC 具有 3 个可旁路复用数据输入通道;
每个输入通道的最大复用数据输入速率可达 1.54GSPS;
每个输入通道具有 1 个独立的 NCO;
支持 8 线、15.4GSPS JESD204B 接口;
支持 12.6GSPS DAC 更新率;
具有可选分频比的观察 ADC 时钟驱动器;
低功耗:12GSPS 时为 2.55W,双通道模式;
时钟与触发
高性能时钟发生器:HMC7044;
支持 100MHz LVDS 晶振,支持外时钟输入;
支持 1 路输入/输出触发信号,LVTTL(3.3V)电平标准;
物理与电气特征
板卡尺寸:84.1 x 69mm
典型功耗:6W
散热方式:自然风冷散热
环境特征
工作温度:-40°~﹢85°C;

到了这里,关于AD9208子卡设计资料: 2 路 2.6GSPS/3GSPS AD 采集、2 路 12.6G DA 回放、高性能时钟发生器HMC7044 -FMC 子卡模块的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于 VITA57.4 标准的单通道 6GSPS 12 位采样 ADC,单通道 6GSPS 16 位采样 DAC 子卡模块

    概述 FMC147 是一款单通道 6.4GSPS(或者配置成 2 通道 3.2GSPS)采样率的 12 位 AD 采集、单通道 6GSPS(或配置成 2 通道 3GSPS) 采样率 16 位 DA 输出子卡模块,该板卡为 FMC+标准,符合 VITA57.4 规范,该模块可以作为一个理想的 IO 单元耦合至 FPGA 前端,ADC 数字端通过 16lane 通道的 JE

    2023年04月16日
    浏览(57)
  • 基于FPGA+JESD204B 时钟双通道 6.4GSPS 高速数据采集设计(三)连续多段触发存储及传输逻辑设计

    本章将完成数据速率为 80MHz 、位宽为 12bits 的 80 路并行采样数据的连续多 段触发存储。首先,给出数据触发存储的整体框架及功能模块划分。然后,简介 MIG 用户接口、设置及读写时序。最后,进行数据跨时钟域模块设计,内存控制 模块设计以实现连续多段触发存储。触发

    2024年02月05日
    浏览(57)
  • 基于FPGA+JESD204B 时钟双通道 6.4GSPS 高速数据采集模块设计(二)研究 JESD204B 链路建立与同步的过程

    基于 JESD204B 的采集与数据接收电路设计 本章将围绕基于 JESD204B 高速数据传输接口的双通道高速数据采集实现展 开。首先,简介 JESD204B 协议、接口结构。然后,研究 JESD204B 链路建立与同 步的过程。其次,研究基于 JESD204B 子类 1 的多器件同步方案。最后,将完成 双通道同步

    2024年02月04日
    浏览(46)
  • AD/Allegro:0603、0805、1206尺寸封装设计资料

    攀登的过程也许是漫长,但巅峰的风景是值得的 封装尺寸是长x宽,0805,0603,1206 这些单位是英制,0805代表0.08英寸*0.05英寸,而1英寸=25.4毫米(注意:封装尺寸是实物封装的尺寸,不是焊盘的或者PCB封装图的尺寸,PCB封装图的尺寸会稍微大些) 0402实际尺寸:1mmx0.5mm_______ 0.04 英

    2024年02月02日
    浏览(38)
  • FMC123--高速数据采集FMC子卡模块

    青翼科技自主研发的一款 基于VITA57.1的2路2.6GSPS/3GSPS AD采集、2路12.6G DA回放FMC子卡模块: FMC123是一款基于FMC标准规范,实现2路14-bit、3GSPS ADC采集功能、2路16-bit 12.6GSPS回放子卡模块。该模块遵循VITA57.1标准,可直接与FPGA载卡配合使用,板卡ADC器件采用ADI公司的AD9208芯片,,与

    2024年02月08日
    浏览(69)
  • ZYNQ+AD8285高速毫米波雷达数据采集系统设计

    传统的毫米波雷达采用 DSP+FPGA 的处理模 块,通过FPGA 增加采集数据吞吐能力,通过 DSP 器件完成数据处理算法。为满足如今毫米波雷达 低功耗小型化的指标要求,同时保证数据接口的 稳定性和速度,本设计提出一种基于 Xilinx 公司的ZYNQ采集系统,具有高集成度,高可靠性的

    2024年02月03日
    浏览(39)
  • FPGA学习笔记:数据采集传输系统设计(三):AD采集驱动ADC128S052

    ADC128S052为 12 位、8通道 的模数转换器 (ADC),转换速度高达 10 MSPS,采用SPI串行通信。 (1)工作时序图 应注意DIN中配置好的通道地址ADD在下一次采样时才生效 。 从时序图中可得出,ADC芯片在上升沿时采样,读取DIN数据;DOUT在下降沿时改变数据。 (2)串行时序图 片选信号在

    2024年02月07日
    浏览(57)
  • 基于dsp+fpga+AD+ENDAC的半导体运动台高速数据采集电路仿真设计(四)

    整个调试验证与仿真分析分三个步骤:第一步是进行 PCB 检查及电气特性测试,主 要用来验证硬件设计是否正常工作;第二步进行各子模块功能测试,包括高速光纤串行 通信的稳定性与可靠性测试, A/D 及 D/A 转换特性测试, EnDat 串行通信相关时序测试 与验证等,主要用来验

    2024年02月01日
    浏览(55)
  • 半导体运动台基于dsp+fpga+ad+endac的高速数据采集FPGA设计(二)

    4 系统 FPGA 程序的设计 4.1 设计方法及逻辑设计概述 4.1.1 开发环境与设计流程 Quartus II 是 Altera 公司综合开发工具,它集成了 FPGA/CPLD 开发过程中所设计 的所有工具和第三方软件接口,支持多时钟分析, LogicLock 基于块的设计,片上可编 程系统 SOPC, 内嵌在线逻辑分析仪 Signal

    2024年02月12日
    浏览(48)
  • 光刻机基于dsp+fpga+ad+endac光纤传输的高速数据采集与伺服接口系统设计(一)

    光刻机双工件台运动控制系统,控制任务相当复杂,要求极高的速度和精度,且设 备体积庞大,各传感器执行器空间距离较远,线缆众多现场电磁干扰严重。 为满足控制系统要求,本文利用 DSP 的高速浮点运算能力、 FPGA 强大的并行处理 能力及光纤通信传输距离远、抗干扰

    2024年02月03日
    浏览(54)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包