数字IC前端学习笔记:LSFR(线性反馈移位寄存器)

这篇具有很好参考价值的文章主要介绍了数字IC前端学习笔记:LSFR(线性反馈移位寄存器)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

相关文章

数字IC前端专栏https://blog.csdn.net/weixin_45791458/category_12173698.html?spm=1001.2014.3001.5482


  1. 引言

LFSR(线性反馈移位寄存器)用于产生可重复的伪随机序列PRBS(Pseudo-Random Binary Sequence),结构包括n级D触发器和一些异或门(或同或门)组成,在每个时钟沿,后级D触发器输出会以某种方式反馈至前级电路,而反馈结果为某些寄存器的输出进行异或运算得到。

LFSR的初始值被称为序列的种子,末级触发器在循环输出同一个伪随机序列(特别的,对于斐波那契LFSR,每一个触发器都在循环输出同一个伪随机序列)。由n个触发器构成的LFSR电路可以产生的伪随机序列长度为2^n-1(减一是因为对于异或门构成的LFSR,全0状态是不允许存在的,因为0无论怎么异或,结果都是0,这会进入死循环,对于同或门构成的LFSR,全1状态不允许存在,理由同上)。目前有两类常用的LFSR:斐波那契LFSR和伽罗瓦LFSR,下面分别介绍。

  1. 斐波那契LFS​​​​​​​R和伽罗瓦LFS​​​​​​​R

(1)斐波那契LFSR(又称外反馈LFSR、多到一LFSR),即多个触发器的输出通过异或逻辑驱动最前级的一个触发器,具体电路如下图所示。

数字IC前端学习笔记:LSFR(线性反馈移位寄存器)

在该例中,x3和x2输出的结果异或运算并连接到最前级x1的输入,反馈多项式意思即为在x3和x2的输出处有抽头反馈。而且可以看到异或门的反馈是在外部的(即异或门的输入和输出连接的并不是相邻寄存器)。

(2)伽罗瓦LFSR(又称内反馈LFSR、一到多LFSR),即最后级触发器的的输出和前级各级触发器的输出异或运算驱动下一级触发器,具体电路如下图所示。

数字IC前端学习笔记:LSFR(线性反馈移位寄存器)

在该例中,最后一级触发器的输出和x3输出的结果异或运算并连接到x3的下一级x2的输入,而且可以看到异或门的反馈是在内部的(即异或门的一个输入和输出连接的是相邻寄存器)。

  1. LFSR的用法

LFSR具有广泛的应用,下面对其中的一些典型应用进行介绍。

LFSR计数器

LFSR可用于构造通过随机状态进行计数的计数器。与常见的计数器相比,LFSR计数器具有速度快、消耗逻辑门少的特点。

扰码器/解扰器

LFSR可用作扰码器来产生重复的比特图案。当重复间隔较大时,该比特图案看上去就像一个随机的比特序列。用户数据发送前和扰码器生成的序列进行异或,然后发出,此时发送的数据就是经过扰码的数据。接收电路采用与发送电路相同的多项式,这样,解扰器就可以将发送端原始的用户数据恢复出来。(注:与同一个数连续异或两次,最终结果是自身)

以上内容来源于《Verilog高级数字系统设计技术和实例分析》文章来源地址https://www.toymoban.com/news/detail-431117.html

到了这里,关于数字IC前端学习笔记:LSFR(线性反馈移位寄存器)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字IC前端学习笔记:仲裁轮询(三)

    相关文章 数字IC前端专栏 https://blog.csdn.net/weixin_45791458/category_12173698.html?spm=1001.2014.3001.5482         在前面公平轮询仲裁器的Verilog RTL代码中,每个用户有三个信号:request(请求)、grant(授权)、end_access(结束访问)。在总线使用时,我们能观察到总线上存在不能进行数据

    2024年02月12日
    浏览(36)
  • Verilog 实现伪随机数生成器(线性反馈移位寄存器)

    参考文献1 不简单的进行移位,而是在移位的基础上加上异或门,如题目所示,这就相当于每进行一次移位,寄存器中的值会发生改变,一直移动,一直改变,就形成了伪随机数。

    2024年02月09日
    浏览(59)
  • 【Verilog编程】线性反馈移位寄存器(LFSR)原理及Verilog代码实现

    移位寄存器 :指若干个寄存器排成一列,每个寄存器中存放1bit二进制数据(0或1),每个时钟周期向左或向右移动一个bit。下图所示为一个向右移动的移位寄存器。 反馈移位寄存器(Feedback Shift Register,FSR) :每个时钟脉冲,移位寄存器向右移动一位,则移位寄存器的左左侧就

    2024年02月15日
    浏览(55)
  • 数字IC前端设计流程及详细解释

    数字前端以设计架构为起点,以生成可以布局布线的网表为终点。 使用设计的电路实现想法,主要包括:基本的RTL编程和仿真。前端设计还可以包括 IC系统设计、前仿真波形验证、综合、STA、FM验证。其中 IC系统设计最难掌握,它需要多年的IC设计经验和熟悉那个应用领域,

    2024年02月06日
    浏览(54)
  • 数字IC学习01

    在正式开始前,我必须要交代一下,我写这些博客的原因:主要是想记录和梳理一下自己如何学习数字IC这个我也许余身都要从事的行业,如果能给读者带来帮助,那便是更好不过的事情了。 作为一个经历过千万人高考,百万人考研的人来说,学习并不是一件轻松的事,更可

    2024年02月03日
    浏览(31)
  • 数字IC后端设计如何从零基础快速入门?(内附数字IC后端学习视频)

    数字IC后端工程师主要职责是把数字IC前端工程师写的逻辑功能RTL转变成物理实际连线GDS版图。这个过程的本质是基于一定的时序约束和物理约束将设计的逻辑功能等价转变成物理连接。因为这个GDS最后是要提交给foundary进行芯片加工制作的,光刻机无法识别逻辑功能,它只认

    2024年01月20日
    浏览(46)
  • 「Verilog学习笔记」移位运算与乘法

    专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网   分析  1、在硬件中进行乘除法运算是比较消耗资源的一种方法,想要在不影响延迟并尽量减少资源消耗,必须从硬件的特点上进行设计。根据寄存器的原理,由于是二进制,所以

    2024年02月05日
    浏览(37)
  • HDLBits学习笔记——移位寄存器

    为了方便做笔记,从移位寄存器(Shift Registers)这章开始按章节做记录。 1.   4-bit Shift Registers 题目: Build a 4-bit shift register (right shift), with asynchronous reset, synchronous load, and enable. areset: Resets shift register to zero. load: Loads shift register with data[3:0] instead of shifting. ena: Shift right (q[3

    2023年04月08日
    浏览(56)
  • 数字IC与模拟IC到底哪个更适合你?一文为你讲清楚(内附学习视频)

    选数字IC还是模拟IC? 这是很多同学进入IC行业的一个难题,后台也有很多同学问模拟IC和数字IC的区别。 本文就从大家比较关心的内容入手,分析这两个方向的异同。 (文末有免费学习视频哦~) 这里放个入口:IC入行了解 首先要有模拟信号和数字信号的概念。 在时间和幅值

    2024年02月03日
    浏览(43)
  • Verilog学习笔记——时序逻辑(shift register移位寄存器)

    1. 4位移位寄存器  4-bit shift register 2. Left/ right register 左移|右移寄存器(1位)   3. Left/right arithmetic shift by 1 or 8 算数 左移|右移寄存器(1 或8位) 4. 5-bit LFSR 5. 3-bit LFSR   6. 32-bit LFSR   7. Shift register 8. Shift register    9. 3-input LUT  

    2024年02月03日
    浏览(45)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包