集成电路测试简介(1)

这篇具有很好参考价值的文章主要介绍了集成电路测试简介(1)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

        一般的集成电路芯片从设计到出货上板,基本流程可分为 电路设计→晶圆制造→晶圆测试→IC封装→封装后测试→出货,那么我们主要做的工作就是封装后测试。

       这里的IC测试主要有两个目的:1、确认被测芯片是否符合手册上定义的规范 2、通过测试确定芯片正常工作的边界条件。根据芯片制造商提供的待测DUT的spac,来完成相关的测试代码开发,最终生成一个自动化测试的OI,那么工厂在量产测试的时候就可对每一个芯片自动化进行测试,之后会生成一份测试报告,可直观的看出该批芯片的合格率与不合格率,以及不合格项是什么。

对于集成电路测试来说可分为特性化分析量产测试以及老化测试

       特性化分析一般是在芯片设计阶段进行的,是为了确定产品规格,明确产品正常工作的条件进行的,可使用仪器仪表进行,也可以接住自动化测试设备ATE实现。比如借助ATE设备进行扫描测试的时候,NI的Digital Pattern Editor工具就提供了shmoo图的功能,可以实现对两个变化的参数的扫描,以确定产品工作的边界条件。

       量产测试是为了避免单颗IC芯片不良导致的缺陷,因此要对批量生产的每一颗IC进行测试,这里包括两种测试,分别是芯片探针测试(Chip Pobing,CP)和最终成品测试(Final Test,FT)。CP测试针对的是为切割的晶圆,需要用探针接触晶圆上的测试焊盘,一次可测晶圆上的单个或多个晶粒(Die);FT测试则针对已经封装好的IC成品,用弹簧针连接IC外引脚测试。ATE针对这两种测试使用不同的机械手,CP测试使用探针台(Prober),FT测试使用分选机(Handler)。

       老化测试是为了预测产品的使用寿命,提出早期失效的产品。老化测试一般是把产品放在恒温箱里,通过恒温或温度循环对产品进行测试。

CP测试流程:晶圆库→晶圆质量检验→晶圆测试→烘烤→晶圆检查→包装&质检&出货

CP流程一般可理解为CP1测试基本的存储读写功能,并在存储芯片内写入一定的内容;然后晶圆经过高温烘烤后进行CP2测试,检验之前写入的数据是否可以保持;最后对MCU部分进行逻辑功能的CP3测试。

CP测试系统包括ATE(测试机头、测试机头支架、工作站)、针测接口板(PIB)、针塔、探针卡、晶圆卡盘、探针台,CP测试系统示意图如下图。

集成电路测试简介(1)

测试程序一般保存在工作站中,在工作站上打开操作界面(Operation Interface,OI)控制程序加载,开始,停止,记录和存储测试结果,以及实时显示测试进度和状态。测试完成后,保存数据、结果统计和晶圆测试结果图。

探针台通过连接ATE的通信接口接收ATE发来的开始指令,调整探针正确接触某一颗晶粒的测试焊盘,然后发送反馈信号给ATE并开始测试。ATE测试完成后把测试结果记录到Datalog文件,并向探针台反馈测试分类(Bin)的结果。

探针卡是连接ATE与晶圆上被测电路的重要接口。

集成电路测试简介(1)

 FT测试流程有两种,分别是分体式分选机(使用大尺寸IC)和一体式分选机(适用小尺寸IC,<3mm*3mm)

集成电路测试简介(1)

FT测试系统包括ATE(测试机头、测试机头支架、工作站)、分选机、和测试配件(Load Board、Socket、模具Kit),FT测试系统示意图如下图。

集成电路测试简介(1)

 FT测试流程:

1)架机。在测试机上安装负载板、Socket和连接板,然后用螺钉将连接板固定在分选机测试区,并将测试模具中其他配件安装在分选机上,调试好吸放料感应位置,再接上通信接口。

2)架机完成后,在测试机上加载出测试程序。

3)在分选机上按开始按钮,分选机将待测芯片放至测试区,准备好后反馈开始测试给测试机。

4)测试机收到开始信号后开始测试,测试完成发送测试结束信号和分Bin结果给分选机。

5)分选机接收Bin信号,把测试完成的芯片放置到预先设定好的分Bin料盘。

6)移动未测试料到测试区,开始下一轮测试。

7)重复步骤至所有物料完成,操作界面提示测试技术,生成测试数据。

 文章来源地址https://www.toymoban.com/news/detail-434872.html

 

到了这里,关于集成电路测试简介(1)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 模拟集成电路设计:Bandgap电路设计及版图实现

    一、目的: 1、熟悉模拟集成电路设计的基本流程,实现Bandgap电路设计; 2、熟悉Linux系统及Cadence Virtuoso icfb设计、仿真软件的使用方法。 二、原理: 1 、设计目标: Bandgap设计目标:提供稳定的电压基准:具有一定的绝对精度(例如3%,5%)、温漂系数小(例如20ppm);尽可能大的电

    2024年02月03日
    浏览(77)
  • Ubuntu18.04虚拟机EDA环境,支持模拟集成电路、数字集成电路、数模混合设计全流程,包含工艺库

    搭建了 Ubuntu18.04 虚拟机环境,工具包括但不限于: virtuoso IC618,innovus,genus,spectre,xceliummain,formality,synplify,hspice,icc2,primetime,sentaurus,siliconsmart,spyglass,starrc,design compiler,vcs,verdi,calibre,modelsim,tessent,ADS,GoldenGate 等。具体工具及版本见后文图片。虚拟机工

    2024年04月14日
    浏览(84)
  • 集成电路相关电子书3

    电子书全部在公众号内部获取 注:文中提到的书籍都会在公众号对应文章末尾给出链接,不需要在微信后台获取,当然还是可以通过在微信后台回复相关书名获取对应的电子书。   本书与读者分享作者24年IC设计经验的实用设计知识。作者讨论了IC设计人员共同面临的问题

    2023年04月09日
    浏览(52)
  • 集成电路安全(二):硬件木马检测

    之前在一篇文章《硬件安全一点点概要》简单介绍了一下硬件的安全机制,这里通过一些论文和书籍资料,对这个部分进行进一步的展开讲解。 随着信息技术的出现,网络已经深入到人们的日常生活并发挥着越来越重要的作用。在这种形势下,网络攻击风险也与日俱增。自

    2024年02月10日
    浏览(55)
  • 数字集成电路VLSI复习笔记

    逻辑门符号 Inverter CMOS NAND Gate CMOS NOR Gate MOS Capacitor nmos cutoff Linear Saturation Channel Charge Carrier velocity nMOS Linear I-V nMOS Saturation I-V Summary nMOS Operation pMOS Operation Inverter Step Response Delay Definitions 3-input NAND Caps Elmore Delay Estimate rising and falling propagation delays of a 2-input NAND driving h identical

    2024年01月18日
    浏览(66)
  • 4.1 集成运算放大电路概述

    集成电路以半导体单晶硅为芯片,采用专门的制造工艺,把晶体管、场效应管、二极管、电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起,使之具有特定的功能。集成放大电路最初多用于各种模拟信号的运算(如比例、求和、求差、积分、微分…)上,故被

    2024年02月10日
    浏览(47)
  • 【模拟集成电路】反馈系统——基础到进阶(一)

      本文主要对集成电路中反馈相关内容进行归纳总结,并在总结的基础上融入个人的一些理解,首先是反馈的一些相关概念,这是深入学习反馈并完成进阶所不可或缺的,然后在对反馈基本结构和相关特性有了基本的认识后,将会深入讨论四种典型反馈结构的特性,   在

    2024年02月12日
    浏览(175)
  • 模拟CMOS集成电路设计入门学习(6)

    共源共栅结构(Cascode) 回顾: 共源级 中晶体管可以将电压信号转换为电流信号; 共栅级 的输入信号可以是电流。 将共源级和共栅级进行级联:  :输入器件;:共源共栅器件; {流经和的电流相等} (1)分析共源共栅结构的偏置条件   ① 为了保证工作在饱和区 ,必须满

    2024年02月09日
    浏览(71)
  • 模拟CMOS集成电路设计入门学习(3)

    共源极 (1)采用电阻负载的共源极 电路的大信号和小信号的特性我们都需要研究。{电路的 输入阻抗 在 低频 时非常高} ①从0开始增大, 截止 ,; ②接近时,开始 导通 ,电流流经使减小; ③进一步增大,也变大但还小于时,NMOS管仍处于 饱和区 ,直到 即=时( 预夹断 )

    2024年02月07日
    浏览(59)
  • 【模拟CMOS集成电路设计】学习笔记(一)

      持续更新,若有后续更新,更新链接将附于文末,后续有时间会对内容更新。   放大器放大的是小信号,只有在特定的静态工作点下,小信号放大才有意义,因此一些小信号指标常与某个DC点相关联,若小信号幅度超过系统输入范围要求,则将会发生线性失真,合适的

    2024年02月10日
    浏览(55)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包