数电中需要注意的问题

这篇具有很好参考价值的文章主要介绍了数电中需要注意的问题。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

加法器 { ①和: 1 , 2 , 4 , 7 ②向高位的进位: 3 , 5 , 6 , 7 加法器\quad \begin{cases} ①和:1,2,4,7\\ ②向高位的进位:3,5,6,7 \end{cases} 加法器{和:1,2,4,7向高位的进位:3,5,6,7

减法器 { ①差: 1 , 2 , 4 , 7 ②向高位的借位: 1 , 2 , 3 , 7 减法器\quad \begin{cases} ①差:1,2,4,7\\ ②向高位的借位:1,2,3,7 \end{cases} 减法器{差:1,2,4,7向高位的借位:1,2,3,7
数电中需要注意的问题

逻辑函数表达式之间的相互转换:
数电中需要注意的问题
数电中需要注意的问题
数电中需要注意的问题
(更多请详见PPT)若题目要求用:

  • 与非门实现逻辑函数,则画卡诺图圈出值为1的然后化简

  • 或非门实现逻辑函数,则画卡诺图圈出值为0的然后化简

  • 与或非门实现逻辑函数,则画卡诺图圈出值为0的然后化简

  • 异或门实现逻辑函数,画出卡诺图之后往往根据提取公因式的方法进行化简。需对异或的相关公式熟稔于心。数电中需要注意的问题

  • 需要特别注意的是,圈0或圈1之后,所取非的次数是不一样的! (圈0的时候相当于取逻辑函数f的反函数,本身就相当于取了一次非)

(详见PPT)题目若要求分析组合电路,需按照以下三步走:

  • 化简逻辑函数表达式
  • 列出真值表
  • 根据真值表进行功能评述,如“一致性判定电路”etc.

若是设计组合电路,则数电中需要注意的问题
(从第一步到第二步可以借助卡诺图)

【Plus:】若是多输出组合电路设计,则分开对其每个输出进行以上操作,然后在电路图中线性整合到一起即可。

判断:

  • 138译码器的输出端ØYi 输出的是最小项mi (×)
    (是最小项的非)

  • 一片138译码器进行组合逻辑电路设计时,只能实现1个逻辑函数。(×)
    (可以通过与非门的个数来控制逻辑函数的个数,如实现全减器时两个函数分别为本位的差和向高位的借位)

  • 74153数据选择器里4选1数据选择器的选择地址端是公用的 (√)

  • 74153数据选择器里4选1数据选择器的使能端是公用的 (×)
    (注意选择地址端是A1、A0而不是D0、D1、D2、D3在双4选1数据选择器74153里是公用的。而其中的使能端则是两个,分别被两个4选1数据选择器所使用。)

  • 利用两片4位二进制并行加法器74283(向高进位为C4,低位进位为C0,和输出为F4~F1)实现4位8421BCD码加法运算时需要进行加6调整的条件是(C4+F4F3+F4F2)
    (注:F4F3同时为1时,就是1100,1101,1110,1111;F4F2同时为1时,就是1010,1011,大于10则需加6调整)

  • 出现0态冒险一般是(与或式)类型的函数直接实现的电路。(
    A+¬A),用与非门电路检查

  • 出现1态冒险一般是(或与式)类型的函数直接实现的电路。(
    A·¬A),用或非门电路检查

  • 组合电路只要有竞争就会出现错误。(×

  • 组合电路的冒险不一定都产生错误。(×

  • 有动态冒险必定有静态冒险。(

注意:由于不同途径的延迟时间不同,到达电路门的不同输入端就有先后,称为“竞争”。由于竞争的存在,在输出信号达到稳定之前可能会有短暂的错误输出,但不是每次竞争都会产生错误输出。而输出端出现短暂错误输出的现象则被称作“冒险”或“险象”,因此冒险一定产生错误。动态险象和静态险象一样都是竞争的结果,且动态险象往往是由静态险象发展来的,所以消除了静态险象,也就消除了动态险象。

  • 海明码的相关问题

数电中需要注意的问题
该题与下面这道题类似:
数电中需要注意的问题
左侧为最高位,则读取接收到的信息时应从右向左读。反之,题目若未强调最高位的位置,则默认左边是最低位。

例:数电中需要注意的问题

数电中需要注意的问题

74153是双四选一数据选择器,一个四选一只能实现一个逻辑函数(即为四选一),所以1个74153最多实现两个函数。
注:四选一数据选择器的D0~D3端可以输入多个数据,但这是变量,而非函数。

数电中需要注意的问题

数电中需要注意的问题

电平触发器在高电平时间比较长的时候也可能空翻,为了解决这一问题引入了边沿触发器。

数电中需要注意的问题

注:组合逻辑电路:任意时刻的输出,仅仅取决于该时刻的输入,而与电路原来的状态无关;组合逻辑电路没有记忆功能。

数电中需要注意的问题

  • Moore型电路的状态表可以用Mealy型电路的状态表来表示。只需在Mealy型电路的状态表中对于每个输入,将输出值都写成一样的也即代表着和输入无关,相当于从大推小,可以。
  • 但反之Mealy型的状态图则不可用Moore型的来表示,因为Moore型的输出值与输入无关,但Mealy则有关,相当于从小推大,不可。

数电中需要注意的问题

  • 需要注意的是,虽然在逻辑电路图中一个接口什么都不接表示悬空接1,但在考试时最好给其接上一个电源或是高电平

数电中需要注意的问题
数电中需要注意的问题
数电中需要注意的问题
数电中需要注意的问题
数电中需要注意的问题
数电中需要注意的问题

  • 移位寄存器若是不强调用什么触发器实现,一律拿 D D D触发器实现!
  • 移位寄存器可用来实现环形计数器。

数电中需要注意的问题

有效状态数为 n n n,无效状态数为 2 n − n 2^n-n 2nn.

数电中需要注意的问题
3 3 3个触发器就可以实现 M o d 6 Mod 6 Mod6的计数器,这称为扭环计数器,也称约翰逊计数器。有效状态数为 2 n 2n 2n,无效状态数为 2 n − 2 n 2^n-2n 2n2n.在上图中 101 101 101<-> 010 010 010为挂起,需要修改。文章来源地址https://www.toymoban.com/news/detail-435669.html

  • 同步时序电路实现计数器是对时钟计数,画卡诺图时(默认为JK触发器)应根据次态方程 Q n + 1 = J Q^{n+1} = J Qn+1=J* Q 非 + K 非 ∗ Q Q非 + K非 * Q Q+KQ,对卡诺圈进行分割。

到了这里,关于数电中需要注意的问题的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【FPGA】Verilog:BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

    0x00 BCD 运算 在 BCD 中,使用4位值作为操作数,但由于只表示 0 到 9 的数字,因此只使用 0000 到 1001 的二进制数,而不使用 1010 到 1111 的二进制数(don\\\'t care)。 因此,不能使用常规的 2\\\'complement 运算来计算,需要额外的处理:如果 4 位二进制数的运算结果在 1010 到 1111 的范围

    2024年02月05日
    浏览(48)
  • 【FPGA】Verilog:二进制并行加法器 | 超前进位 | 实现 4 位二进制并行加法器和减法器 | MSI/LSI 运算电路

    0x00 并行加法器和减法器 如果我们要对 4 位加法器和减法器进行关于二进制并行运算功能,可以通过将加法器和减法器以 N 个并行连接的方式,创建一个执行 N 位加法和减法运算的电路。 4 位二进制并行加法器 4 位二进制并行减法器

    2024年02月05日
    浏览(58)
  • 加法器电路

    图3 图三中,由虚短知: V- = V+ = 0 ……a 由虚断及基尔霍夫定律知,通过R2与R1的电流之和等于通过R3的电流,故 (V1 – V-)/R1 + (V2 – V-)/R2 = (V- –Vout)/R3 ……b 代入a式,b式变为V1/R1 + V2/R2 = Vout/R3 如果取R1=R2=R3,则上式变为-Vout=V1+V2,这就是传说中的加法器了。 图4 请看图四。因为

    2024年02月14日
    浏览(36)
  • Quartus 入门 —— 加法器

    这里使用的 intel 的 芯片为 EP4CE115F29C7 的开发板,软件使用的是 Quartus(Quartus Prime 18.1) 的版本 首先点击新建项目: 下面我们就直接点击下一步到芯片选择部分: 这里我们需要选择 Cyclone IV E 的 EP4CE115F29C7 芯片 然后这里我们选择使用 ModelSim-Altera 进行仿真,然后我们直接点击下

    2024年02月08日
    浏览(40)
  • UVM实战--加法器

    这里以UVM实战(张强)第二章为基础修改原有的DUT,将DUT修改为加法器,从而修改代码以使得更加深入的了解各个组件的类型和使用。 和第二章的平台的主要区别点 (1)有两个transaction,一个为transaction_i,一个为transaction_o,由于DUT的输入输出值并不相同,输入为a,b,cin,输

    2024年02月06日
    浏览(45)
  • 运算放大电路(三)-加法器

    加法器 由虚短知: V- = V+ = 0 ……a 由虚断及基尔霍夫定律知,通过R2与R1的电流之和等于通过R3的电流,故 (V1 – V-)/R1 + (V2 – V-)/R2 = (Vout – V-)/R3 ……b 代入a式,b式变为 V1/R1 + V2/R2 = Vout/R3 如果取 R1=R2=R3 则上式变为 Vout=V1+V2 这就是传说中的加法器了。 因为虚断,运放同向端没

    2024年02月04日
    浏览(56)
  • Verilog实现超前进位加法器

    在CPU等对性能要求较高的电路中,一般都会采用超前进位加法器,因为超前进位加法器的延时相对来说比较小。下面讲述超前进位加法器的原理: 我们知道,一个三输入,二输出的全加器,其逻辑关系为 S = A ⊕ B ⊕ C i n S=Aoplus Boplus C_{in} S = A ⊕ B ⊕ C in ​ C o u t = ( A B ) ∣

    2023年04月08日
    浏览(40)
  • 使用FPGA实现逐级进位加法器

    逐级进位加法器就是将上一位的输出作为下一位的进位输入,依次这样相加。下面以一个8位逐级进位加法器给大家展示。 我增加了电路结构,应该很容易理解吧。 下面我也列举了一位加法器,可以看下。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity adder1 is

    2024年04月23日
    浏览(34)
  • 用加法器实现补码的加/减运算

    目录 1.原码的加减运算 (1)原码的加/减法运算 (2)溢出判断 (3)符号扩展 2.加法器原理 3.加法器实现补码的加减运算 1.原码的加减运算 (1)原码的加/减法运算 正+正---绝对值做加法,结果为正 负+负---绝对值做加法,结果为负 正+负---绝对值大的减绝对值小的,符号同绝

    2024年01月18日
    浏览(52)
  • 用面包板搭建4bit加法器

    4bit加法器是一种数字电路,用于将两个 4 bit的二进制数相加,生成一个 4 bit的和。实验目的如下: (1)学习数字电路的基本概念和实现方法 (2)熟悉 4 bit加法器的设计和实现原理 (3)学会使用数字电路仿真工具模拟和验证电路的功能 (4)使用晶体管搭建一个4bit加法器电

    2024年02月03日
    浏览(43)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包