数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

这篇具有很好参考价值的文章主要介绍了数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

课设内容

数字电子钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长使用寿命的优点,因此得到了更广泛的使用,数字电子钟从原理上讲是一的数字电路,其中包括了组合逻辑电路和时序电路。

课设内容:电子时钟,实现时分秒,可进行电子时钟清零,设置时、分、秒功能。器件采用74ls90以及少量其他逻辑门电路。

秒计数器采用两块74LS90接 成六十进制计数器, 分计数器也是采用两块74LS90接成六十进制计数器。 时计数器则采用两块74LS90接成二十四进制计数器,秒脉冲信号经秒计数器累计, 达到“60” 时秒计数器复位归零并 向分计数器送出一个分脉冲信号, 分脉冲信号再经分计数器累计, 达到“60” 时分计数器复位归零并 向时计数器送出一个时脉 冲信号, 时脉冲信号再经时计数器累计, 达到‘24’时复位归零

74LS90异步计数器

74LS90异步计数器内部是由两部分电路组成的。一部分是由时钟INA与触发器QA组成的二进制计数器;另一部分是由时钟INB与三个触发器QB,QC,QD组成的五进制异步计数器。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

74LS90功能表

Reset Inputs Output
R0(1) R0(2) R9(1) R9(2) QD QC QB QA
H H L X L L L L
H H X L L L L L
X X H H H L L H
X L X L COUNT
L X L X COUNT
L X X L COUNT
X L L X COUNT

R0(1)和RO(2)是异步清零端,两个同时为高电平有效;R9(1)和R9(2)是置9端,两个同时为高电平时,QDQCQBQA=1001; 正常计数时,必须保证RO(1)和R0(2)中至少有一个接低电平,R9(1)和R9(2)中至少一个接低电平,如果把QA和INB连接起来,INB从QA取信号,外部时钟信号接到INA上,那么时钟信号INA和QA、QB、QC、QD就组成了一个十进制计数器。

BCD计数顺序 5—2进制计数顺序

CO

UN

T

输出

CO

UN

T

输出
QD QC QB QA QA QD QC QA
0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 0 0 0 1
2 0 0 1 0 2 0 0 1 0
3 0 0 1 1 3 0 0 1 1
4 0 1 0 0 4 0 1 0 0
5 0 1 0 1 5 1 0 0 0
6 0 1 1 0 6 1 0 0 1
7 0 1 1 1 7 1 0 1 0
8 1 0 0 0 8 1 0 1 1
9 1 0 0 1 9 1 1 0 0

十进制计数器

先用74LS90接成一个十进制计数器

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

计数器完成后,再采用异步清零法。当6出现瞬间,即QDQCQBQA=0110时,同时
给R0(1)和RO(2)高电平,使这个状态变成0000。当十位计数到6时,输出0110,其
中正好有两个高电平,把这两个高电平QC和QB分别接到RO(1)和RO(2)端,即可实
现清零。一旦清零,QC和QB都为0,不能再继续清零,恢复正常计数,直到下次再
同时为1。

QD QC QB QA
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1

 六进制计数器

用74LS90接成一个六进制计数器

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

 秒与分的实现——60进制


当十进制计数器计到9时 (1001) ,QD为高电平,之后为低电平,从而产生一个下降沿,作为六进制的时钟信号,与六进制的INA相连,实现六十进制。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

 向分钟进位


计分电路的关键是找到秒向分的进位信号。当秒电路计到59秒时,产生一个高电压,在计到60秒时变为低电平,来一个下降沿送给计分电路做时钟。计秒电路在计到59时的十位和个位的状态分别为QDQCQBQA=0101和QDQCQBQA=1001,把这四个1与起来即可,即十位的QC和QA,个位的QD和QA与结果作为进位信号。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

 计时电路——24进制


用两片74LS90实现二十四进制计数器,首先把两片74LS90都接成十进制,并且两片之间连成具有十的进位关系,从而构成一个百进制计数器。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

 当百进制计数器计数到24时,十位和个位同时清零。计到24时,十位的QB=1(QDQCQBQA=0010),个位的QC=1(QDQCQBQA=0010),分别将这两个信号连接到双方芯片的清零端R0(1)和R0(2)。如个位的QC接到两个74LS90的R0(2)清零端,十位的QB接到两个74LS90的R0(1)清零端,从而构成一个二十四计数器。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

 向时进位


计时电路的个位时钟来自秒、分电路产生的59分59秒两个信号相与的结果;计秒电路与计分电路在计数到59时,十位状态均为QDQCQBQA=0101,个位状态均为QDQCQBQA=1001.将计秒电路中的四个1相与,计分电路中的四个1相与,两个结果再次相与,作为进时信号,从而实现向小时进位。

秒的十位QAQC,秒的个位QAQD相与的结果和分的十位QAQC、分的个位QAQD相与的结果再与。最终的结果作为时的时钟信号。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零


数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

实现校时功能

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

实现清零功能

当2脚,3脚为高电平时,6脚,7脚中有一个为低电平或6脚,7脚都是低电平输出置0000。就可实现置零功能。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零

当然,当6脚,7脚两同时为高电平时,2脚,3脚不论什么状态无影响,输出置1001,就可实现置9功能。

应部分朋友需要,特此示范24进制改线12进制。删去黄线,增加绿线即可。

数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零文章来源地址https://www.toymoban.com/news/detail-438650.html

链接:https://pan.baidu.com/s/1vIc-176PHmxzl5bHc2dEVg  提取码:1217

到了这里,关于数字电子基础课程设计——基于74LS90的电子时钟,可实现校准时分秒以及清零的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 嵌入式课程设计-- 电子时钟

    开发环境: Proteus:是比较好的仿真单片机及外围器件的工具。 keil5:嵌入式开发的软件。 原理图和PCB 图 : 原理图: 功能和操作说明: 本系统以C51单片机为核心,通过软件在LCD1602上显示具体时间日期的系统。本质是一个简易电子时钟。同时可以通过4个按键来调整时间。 在

    2024年02月11日
    浏览(49)
  • 【数字电子技术课程设计】多功能数字电子钟的设计

    摘要 1  设计任务要求 2  设计方案及论证 2.1  任务分析 2.1.1 晶体振荡器电路 2.1.2 分频器电路 2.1.3 时间计数器电路 2.1.4 译码驱动电路 2.1.5 校时电路 2.1.6 整点报时/闹钟电路 2.2  方案比较 2.3  系统结构设计 2.4  具体电路设计 3  电路仿真测试及结论分析 3.1  电路仿真测

    2024年02月03日
    浏览(55)
  • 电路与数字逻辑课程设计-电子钟功能

    以下内容为我电路与数字逻辑实验的实验报告内容。 实验部分采用的是logisim实现 本实验因时间问题做的比较仓促,有许多不足之处,还请谅解。 想要完整代码的可以在我的博客资源进行下载 电路与数字逻辑课程设计-电子钟-单片机文档类资源-CSDN文库 一、课程设计目的 设

    2023年04月21日
    浏览(45)
  • 浙江理工大学数字电子技术课程设计

    班级:       20 计算机科学与技术( 3 )班          学号:              2020329621193                姓名:                  杨正龙                     序号:                3 — 22                       浙江理工大学本科课

    2024年02月12日
    浏览(50)
  • 使用74LS161设计任意进制计数器

    可预置的四位二进制同步计数器74LS161具有并行预置数据、清零、置数、计数和保持功能,并且有进位输出端,可以串接计数器使用。引脚排列如图7-1所示,功能表见7-2所示。 图7-1 74LS161引脚排列 从下表7-2中可知,该计数器具有信号清零端 ,信号使能端CEP、CET,信号置数端

    2024年02月02日
    浏览(59)
  • 【Multisim仿真】74LS47译码器驱动共阳数码管显示(0-8)数字显示

    🎬Multisim仿真演示 📑74ls47引脚功能 LT: 试灯输入,是为了检查数码管各段是否能正常发光而设置的。当LT=0时,无论输入A3,A2,A1,A0 为何种状态,译码器输出均为低电平,也就是七段将全亮,若驱动的数码管正常,是显示8。 BI: 灭灯输入,是为控制多位数码显示的灭灯所

    2024年02月17日
    浏览(233)
  • 设计分享|74LS138译码器实现流水灯

    具体实现功能: 74LS138译码器实现流水灯的控制。 设计介绍 51单片机简介 51单片是一种低功耗、高性能CMOS-8位微控制器,具有8K可编程Flash存储器,使得其为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 51系列单片机具有以下标准功能: 8k字节Flash,512字节RAM,

    2024年02月06日
    浏览(50)
  • 基于单片机的电子时钟设计

    收藏和点赞,您的关注是我创作的动力   电子时钟具有长远的发展历史,它的出现使得人们对时间的概念有了进一步的认知和了解,可以说意义十分的重大。在时代的推动,以及市场的需求下,电子时钟的功能以及性能都有着质的突破,而且应用的范围也越来越广,到处都

    2024年02月04日
    浏览(48)
  • 基于FPGA的电子时钟设计与实现 (在EDA开发板上实现电子时钟功能)

    开发板: 此款开发板使用的是 ALTERA 公司的 Cyclone IV 系列 FPGA,型号为 EP4CE6F17C8, 256 个引脚的 FBGA 封装。  题目:在EDA开发板上实现电子时钟功能 要求:实现电子时钟程序编写,实现在7段数码管显示时、分、秒,使用4x4矩阵按键模拟调节时钟指令输入按键,并实现整点报时

    2024年02月04日
    浏览(46)
  • 基于STM32的电子时钟设计,代码开源!!!

    使用STM32+ESP32开发一个电子时钟,拥有时钟显示,报警,自动对时等功能的电子时钟 MCU:STM32F103 通信:串口通信,波特率:115200、数据位:8、停止位:1、校验:None 开发软件:keil mdk 主要硬件连接:stm32与esp32通过串口相连 按键:SLLB510100,显示屏:VFD 硬件原理图如下,仅供

    2024年02月05日
    浏览(38)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包