Vivado 工程文件内容说明

这篇具有很好参考价值的文章主要介绍了Vivado 工程文件内容说明。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Vivado 工程文件内容说明

vivado创建的工程文件中不同后缀文件夹内容说明

如上图所示,Vivado工程文件中包含的各个类型文件具体可分为:

project_name.cache:Vivado 软件的运行缓存

project_name.hw: 所有波形文件

project_name.ip_user_files:用户关于 IP 的文件

project_name.runs:编译与综合结果 \impl_1 文件夹中的.bin 和 .bit 即为编译生成的可执行文件

project_name.sdk:SDK 环境代码,一般是 ZYNQ 设计中关于 PS 端的代码

project_name.sim:仿真结果

project_name.srcs:所有用户编写的源码、仿真文件与约束文件

project_name.xpr: Vivado 工程启动文件

1、.dcp文件,在ise中每个过程都会产生特定格式的文件,例如.ncd, .pcf, .ngd等等,但是在vivado中,不论是综合还是布局布线都只会产生一种格式的文件,即.dcp文件,每个阶段的.dcp文件都是下一阶段的输入文件,.dcp文件实际上包含了对应阶段处理的信息,用vivado可以直接打开,File->Open Checkpoint. dcp文件主要包括Physical Constraints, Device Constraints, Netlists以及device的信息。

2、.xdc文件,这个是vivado的约束文件。

3、.xci文件,这是定制ip产生的文件,里面包含了定制的ip核的所有信息。

4、.rpt文件,这个是每个过程结束输出的一个report文件,用来记录各个过程中的一些信息。

其中:比较有用的文件是.src文件和.xpr文件,.src存放用户编写的所有源代码,.xpr是vivado的启动文件。

参考链接:https://blog.csdn.net/m0_37779673/article/details/120587541文章来源地址https://www.toymoban.com/news/detail-442462.html

到了这里,关于Vivado 工程文件内容说明的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 编写Tcl脚本创建整个Vivado工程并通过Git对Tcl脚本进行管理

    简介 Tcl(Tool Command Language)是一种简单易学、高效的脚本语言,可用于多种应用程序和操作系统。Xilinx Vivado是一款用于FPGA开发的综合软件平台,其内部集成了Tcl Shell,可以通过编写Tcl脚本自动化完成Vivado的工程创建和配置,从而提高工作效率和代码复用性。本文将介绍如何

    2024年02月16日
    浏览(49)
  • Vivado打开的工程文件的中文注释出现乱码解决方案

    有同学在使用vivado打开一些工程的时候,发现其中注释有乱码,现象如下图: 原因分析: 有的工程是从其他编码软件中移植而得,而工程V文件源码的代码部分在代码编辑软件中是可以通用的,由于注释部分含有中文,两款EDA软件对中文的字符编码格式不同,在工程移植到

    2024年02月11日
    浏览(38)
  • FPGA工程师必备技能_Vivado如何清理工程并保证不缺失必要文件

    实际使用vivado的过程中,由于vivado会自动产生一系列文件,有些是不必要时刻保存的中间文件,有些是加快效率的文件(比如编译IP核后产生的文件)。但是在上传svn或者自己做备份的时候希望备份占用尽量少的空间。然而由于vivado不会自动清理,所以这时候就需要我们做手

    2024年02月04日
    浏览(47)
  • Vivado开发FPGA使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)

    目录 一、概述 二、工程创建 三、添加设计文件并编译 四、线上仿真 五、布局布线 六、生成比特流文件 七、烧录 一、概述 vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、生成比特流文件、烧录等步骤,下文将按照这些步骤讲

    2024年02月09日
    浏览(36)
  • 4.1.3 vivado中AXI写DDR说明

    link 在使用ZYNQ7021系列的FPGA,若涉及到PL部分读写DDR,可使用过AXI-Lite,AXI4-FULL,AXI-Stream这三个IP来实现,使用的是这三个IP的主机模式。 AXI4:主要面向高性能地址映射通信的需求; AXI4-Lite:是一个简单地吞吐量地址映射性通信总线; AXI4-Stream:面向高速流数据传输; AXI4总线

    2024年02月11日
    浏览(51)
  • Vivado工程怎么用VCS仿真

    在进行数字电路设计的的时候,我们用Vivado写了一个工程,但是大家都知道Vivado自带的仿真是很拉胯的,信号多了就很慢很不方便,很容易卡死,所以就需要用VCS去进行仿真,有2种方法。 1.首先也是最重要的一步,你需要把Vivado的所有的IP编译成VCS可以识别的库文件,因为你

    2023年04月08日
    浏览(44)
  • 不建Vivado工程,也能看Device视图

    在FPGA设计与开发中,Device视图和Package视图发挥着重要的作用。 在Device视图下: 可以查看FPGA芯片可用资源 例如:LUT、FF、BRAM、DSP、URAM等的个数; 可以查看关键资源的分布情况 例如:PCIE的位置,高速收发器的位置,因为这些位置直接影响到PCB设计以及FPGA内部的数据流。 可

    2024年01月23日
    浏览(27)
  • 【FPGA】解决vivado工程版本兼容问题

    个人笔记。 vivado不同版本之间有可能并不兼容,需要更改一些配置即可。我现在用的是vivado2017.4版本,现在想打开vivado2018.3版本的工程,但会出现警告,主要是版本不兼容导致。 可以按以下步骤来解决。 1、用一个文本编辑器打开我们的工程项目.xpr,修改version和minor 看到

    2024年02月03日
    浏览(36)
  • 轻松搭建FPGA开发环境:第三课——Vivado 库编译与设置说明

    工欲善其事必先利其器,很多人想从事 FPGA 的开发,但是不知道如何下手。既要装这个软件,又要装那个软件,还要编译仿真库,网上的教程一大堆,不知道到底应该听谁的。所以很多人还没开始就被繁琐的开发环境搭建吓退了,还没开始就放弃了! 笔者用几节课的时间,从

    2024年02月04日
    浏览(44)
  • FPGA 学习笔记:Vivado 工程管理技巧

    当前使用 Xilinx 的 FPGA,所以需要熟悉 Xilinx FPGA 的 开发利器 Vivado 的工程管理方法 这里初步列举一些实际 Xilinx FPGA 开发基于 Vivado 的项目使用到的工程的管理技巧 做过嵌入式软件或者其他软件开发的工程技术人员,都会想到使用代码管理工具,如 SVN 、Git 等对代码进行管理

    2024年02月09日
    浏览(37)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包