计数器及其应用实验报告

这篇具有很好参考价值的文章主要介绍了计数器及其应用实验报告。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

实验报告内容:

  1. 实验目的

1、掌握中规模集成计数器的逻辑功能及使用方法。

2、了解集成计数器的扩展及应用。

  1. 实验器材

  1. 数字电子实验箱

2、同步十进制可逆计数器74LS192×2;2输入四与门74LSO0×1

  1. 实验原理

计数器是是指用以统计输入脉冲 CP个数的逻辑电路,是数字系统中应用场合最多的时序电路,它不仅具有计数功能,还可用于定时控制、分频、进行数字运算等。目前集成计数器的种类很多,各有不同的特点。按计数进制分类,计数器可分为二进制计数器、十进制计数器及任意进制计数器。二进制计数器是按二进制运算规律进行计数的电路,十进制计数器按十进制运算规律进行计数,二进制计数器和十进制计数器之外的其他进制的计数器统称为任意进制计数器,如十二进制计数器、六十进制计数器等。计数器能记忆的输入脉冲的数目,即计数器的计数容量,称为计数器的模。按计数的数字增减趋势分类,可分为加法计数器、减法计数器以及在加/减控制信号作用下,既可做加法计数又可做减法计数的可逆计数器。按计数器中触发器翻转是否与计数脉冲同步分类,可分为同步计数器和异步计数器。

目前,集成计数器产品的类型很多,例如,4位二进制同步加法计数器 74LS161、74LS163,4 位二进制同步可逆计数器 74LS193、十进制同步加法计数器 74LS160、74LS162,十进制同步可逆计数器 74LS190、74LS192.-五十进制异步加法计数器 74LS290 等。由于集成计数器功耗低、体积小,所以在一些小型数字系统中得到了广泛的应用。本实验主要研究中规模十进制同步可逆计数器 74LS192 的逻辑功能及应用。

1、74LS192 集成计数器介绍

74LS192 是功能完善的十进制同步可逆计数器,具有双时钟输入,根据不同的时钟输入可以执行十进制加法和减法计数,并具有清零、置数等功能,它的引脚排列及逻辑符号图分别如图 5-9-1(a)、(b)所示,逻辑功能如表 5-9-1 所示。其中,CR 为异步清零端,高电平有效;L(——)D(——)为异步置数端,低电平有效;CPu为加计数的脉冲输入端,上升沿有效;CPD为减计数的脉冲输入端,上升沿有效:D3、D2、D1、D0为置数时的数据输入端: Q3、Q2、Q1、Q0,为计数器的计数输出端;C(——)O(——) 为非同步加计数进位输出端; B(——)O(——) 为非同步减计数借位输出端。

计数器及其应用实验报告

表 5-9-1的 74LS192 功能描述如下:

  1. 异步清零:CR=1时,Q3Q2Q1Q0=0000,执行其它功能时,CR应置0;

  1. 异步置数:CR=0,L(——)D(——)=0时,Q3Q2Q1Q0=D3D2DD0,将数据D3D2D1D0置入Q3Q2Q1Q0;

3)保持:CR=0,L(——)D(——)=1,CPu=CPD=1,Q3Q2Q1Q0保持;

4)加计数:CR=0,L(——)D(——)=1,CPu=CP,CPD=1,Q3Q2Q1Q0按 8421编码十进制加计数;

5)减计数:CR=0,L(——)D(——)=1,CPu=1,CPD=CP,Q3Q2Q1Q0按8421编码十进制减计数。

计数器及其应用实验报告

2.计数器的级联扩展

一位十进制计数器只能表示0-9十个数,在实际应用中要计的数往往很大,一位数是不够的,解决这个问题的办法是把几个十进制计数器级联使用,因为一般同步计数器均设有进位输出端或借位输出端,便可以选用低位计数器的进位(或借位)输出端驱动高位计数器,级联起来以扩大计数范围。图5-9-2就是两片74LS192级联电路图,构成100进制计数器,(a)图利用低位计数器的进位输出端C(——)O(——) 接高位计数器计数脉冲CPu,构成100进制加法计数器,在加计数过程中,当低位计数器输出端由1001变为0000时,进位输出端C(——)O(——) 输出一个上升沿,送到高位的CPu端,使高位计数器加1,也就是说低位计数器每计满个位的十个数,则高位计数器计一个数,即十位数;同理,(b)图利用低位计数器的借位输出端B(——)O(——)接高位计数器计数脉冲CPD,构成100进制减法计数器,在减计数过程中,当低位计数器的输出端由0000变到1001时,借位输出B(——)O(——)输出一个上升沿,送到高位的CPD端使高位计数器减1。

计数器及其应用实验报告

3、构成任意 N进制计数器

尽管集成计数器产品种类很多,但也不可能做到任意进制的计数器都有其相应的产品。实际应用中用一片或几片集成计数器中各控制及置数端,通过不同的外电路连接,就可以构成任意进制的计数器。

若一片集成计数器为M进制,欲构成N进制计数器,若 M>N时,只需用一片集成计数器就可以,当M<N时,则需要多片M进制计数器才可以构成N进制计数器。用集成计数器构成任意进制计数器,常用的方法有反馈清零法、反馈置数法、级联法。

计数器及其应用实验报告

(1)反馈清零法

反馈清零法将计数器的输出状态反馈到计数器的清零端,使计数器由此状态返回到О再重新开始计数。清零信号的选择与芯片的清零方式有关。如图5-9-3所示即是采用反馈清零法将74LS192构成七进制计数器的原理图,将“0111”输出状态作为反馈识别码,将Q2Q1Q0通过与门逻辑输出清零信号,接到芯片异步清零端,当计数器计数到第八个计数脉冲0111时,与门就输出1,使芯片瞬间清零,输出0000,从О开始计数,即有效计数状态只有7个,构成了七进制计数器。

(2)反馈置数法

表5-9-4 是利用 74LS192 的异步置数端 L(——)D(——)的置数功能构成七进制加

法计数器的原理图。工作过程为:预先在置数输入端输入所需的数,本例为D3D2D1D0=0000,假设计数器从0000 状态开始加法计数,当输出状态达到 0110 后再来一个计数脉冲,计数器输出端将出现 D3D2D1D0=0111,此时与非门输出立刻变为低电平,于是四位并行数据 D3D2D1D0=0000 被置入计数器中,即 Q3Q2Q1Q0=0000,重新开始计数,实现了七进制计数,紧接 L(——)D(——)恢复高电平,为第二次循环做好准备。

四、实验内容及步骤

用74LS192及74LS00构成六进制加法计数器。自己设计逻辑电路,连接实验电路,进行测试,记录之。

计数器及其应用实验报告

五、思考题

如何用两片74LS192和门电路构成78进制加/减法计数器。

答:74LS192是十进制计数器,要用两片74LS192级联就可以构成78进制计数器,利用计数到78时,产生—个复位信号,加到两个计数器的清0引脚上,使计数器复位回0,实现改制。实际操作过程中,使用同步置数法时,78并看不到,最大数是77,计数到最大数77时计数器复位回0。

六、心得体会及其他

1、总结用中规模集成计数器构成任意进制计数器的方法。

答:用中规模集成计数器构成任意进制计数器的方法通常有三种是级连法、复位法、置位法。

(1)级连法:将若干片计数器串联连接,若各个计数器的计数容量分别为 N1、 N2、.......,则总的计数容量 N=N1×N2×..........。

(2)复位法:当计数器完成所需的计数时,产生复位控制信号控制计数器的异步复位端,使计数器复0。

(3)置位法:利用计数器的预置数功能,使N进制的计数器在循环计数过程中,跳过(N-M)个状态,实现所需要的M进制计数功能。

2.实验心得。

通过这次实验,我对74LS192和74LS00有了更深一步的了解,并会用它来实现一些功能。学会了集成电路构成计数器的方法,加深了对由74LS192、74LS00组成的计数器的工作原理的理解,掌握了中规模集成计数器的使用及功能测试方法。在实验的过程中我遇到了一些问题,但后来在同学和老师的帮助下还是顺利的完成了实验,我学到了很多。文章来源地址https://www.toymoban.com/news/detail-445703.html

到了这里,关于计数器及其应用实验报告的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 8253计数器/定时器实验

    题目: 编程实现LED灯每隔5秒明暗交替( 即LED亮5秒后暗5秒,往复交替 )。 分析: 1. 由交替往复可得知使用 工作方式3 进行 2. 由方式3的OUT波形可知,要想实现5秒亮灭的转换,需要实现输 出周期为10秒 (OUT方波5秒为高电平,5秒为低电平) 3. 要实现输出周期为10秒(0.1Hz)

    2024年02月05日
    浏览(36)
  • FPGA实验二:模可变计数器设计

    目录 一、实验目的 二、实验要求 三、实验代码 1.实验源码

    2024年02月12日
    浏览(50)
  • 单片机实验七 NE555脉冲发生器实验(定时/计数器)

    1.熟悉实验软件和硬件,进行正确的接线; 2.1602显示脉冲频率,调节电位器可改变频率。 1.Keil uVision4 2.PZISP自动下载软件 3.HC6800S开发板 实验界面及跳线帽位置 NE555是一种应用特别广泛作用很大的的集成电路,属于小规模集成电路,在很多电子产品中都有应用。 NE555的作用是

    2024年02月06日
    浏览(54)
  • 【数电实验3】Verilog—1位十进制可逆计数器

    【2022.04西南交大数电实验】 【2022.04.17 更新修改了一个错误: ~clr改为了clr: 另外 ,把代码修得整齐好看了一点】 【代码参考博主weixin_49270464,已进行适当修改,符合实验要求。本代码及波形已通过老师验收。仅供参考。】    信号名 主板器件 PIN 信号名 主板器件 PIN clr

    2024年02月06日
    浏览(53)
  • ModuleAim Verilog同步置数、同步清零的计数器实验

    ModuleSim Verilog同步置数、同步清零的计数器实验 #全文复制可运行,经验证无错 你好! 这是你第一次使用 ModuleAim同步置数、同步清零的计数器实验 如果这是你第一次项目,推荐一个哔站10分钟的视频,手把手带你从建立到完成,看完后再复制我代码即可运行。 【【教学】m

    2024年02月11日
    浏览(48)
  • 【EDA技术】 实验二 BCD码输出的60进制计数器的VHDL

    (1) 熟悉EDA软件,并能熟练使用。 (2) 分析设计任务,根据任务要求完成设计内容。 (3) 利用软件对设计内容进行仿真调试,得到正确运行结果。 (1)设计具有异步清零,同步使能的60进制计数器,并用VHDL语句进行例化 (2)设计七段译码器的VHDL代码,利用元件例化的

    2024年02月02日
    浏览(47)
  • OUC数字逻辑Verilog实验二 用Verilog实现4位计数器(时序逻辑)

    clk为模拟的脉冲,reset为重置信号,如果reset为0,则把init的值作为初始值赋值给out,enable为使能端,如果enable为1,则在上升沿根据mode的值,如果mode为1,为加计数,mode为0,为减计数。 仿真图像中, 第1个脉冲,reset为0,为out赋值输入的初始值0010。 第2~6个脉冲,enable为1,

    2024年01月17日
    浏览(46)
  • 数字逻辑实验之利用D触发器,设计并实现三位扭环计数器

    【 实验要求 】: 采用Moore(摩尔型)电路,利用D触发器,设计并实现三位扭环计数器并用Verilog编程语言写出其代码。 【 实验目的 】  掌握时序逻辑电路的设计方法; 熟悉Vivado2014集成开发环境和; 实现如下图所示的三位扭环计数器。   【 实验环境 】 FPGA虚拟仿真平台。

    2024年02月03日
    浏览(64)
  • 基于OpenCV和PyQt5的跳绳计数器应用程序

    本文将介绍一个基于OpenCV和PyQt5的跳绳计数器应用程序。该程序可以使用计算机摄像头来检测跳绳动作,并计算跳绳次数。本文将介绍程序的实现方法和实现细节,包括背景减除算法和轮廓检测算法的使用。 背景减除算法是一种常用的图像处理技术,用于从静态摄像头拍摄的

    2024年02月07日
    浏览(67)
  • 北邮22级信通院数电:Verilog-FPGA(9)第九周实验(3)实现一个具有清零功能的按键计数器,对按键进行计数并显示

    北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章 持续关注作者 迎接数电实验学习~ 获取更多文章,请访问专栏: 北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客   目录 一.代码部分 1.1 counter.v 1.2 debounce.v 二.管脚分配 三.实现效果

    2024年02月05日
    浏览(65)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包