基于FPGA的多功能数字时钟设计报告

这篇具有很好参考价值的文章主要介绍了基于FPGA的多功能数字时钟设计报告。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

作品基于intel Cyclone IV E EP4CE10F17C8 FPGA板卡,主要开发环境为Quartus Ⅱ,编程并实现了多功能温湿度电子钟。本作品在实现显示实时时间的基础上,设计并完成了设置闹钟、改变闹钟铃声、显示实时温度和实时湿度、基于以太网通信协议的实时视频传输等功能。在未设置闹钟时,作品可显示实时时间(具体包括年月日时分秒),以及作品所在环境的实时温湿度;在设置闹钟后,当时钟时间达到设置的闹钟时间时,蜂鸣器便会以预设的音乐曲谱振动发声,即闹钟响铃;当作品所在环境的温度急剧上升,将摄像头采集的实时图像通过以太网实时传输给用户,用户可远程观察是否发生火灾,帮助用户避免因火灾带来的生命财产损失。总的来说,本作品可以作为多功能温湿度电子钟,在任何需要时钟的场合都具有很强的实用性。且本作品能监控实时温湿度和火灾报警的功能,这对于需要时钟显示时间和火灾报警的室内具有很强的适配性。故本作品的设计贴合实际,应用场景适配性良好,发展前景十分广阔,具有很强的现实意义。

一.问题描述及硬件介绍

(一)作品实现的功能介绍

基础功能:1)按键切换2)报警功能3)日期、时间以及报警时间的显示

拓展功能:1)蜂鸣器报警音乐2)实时温度的显示3)实时湿度的显示4)基于以太网通信协议的实时视频传输。

(二)作品的意义

在正常情况下,本作品可以作为家庭版多功能温湿度电子钟,通过控制按键分别显示当前的日期(年月日)、时间(时分秒)、闹钟时间(时分秒)、实时温度和实时湿度,当设置的闹钟时间到了的时候,则播放音乐,提醒用户将要做的事情。当在房间内的温度和湿度出现出现异常,温度急剧上升,湿度急剧下降时,此时则将房间内的实时情况通过以太网的实时视频传输给用户,用户则远程观察家内是否发生火灾,做到未雨绸缪,做到预防火灾的发生,保障每家每户的财产安全。

(三)产品硬件介绍

(1)DHT11数字温湿度传感器

DHT11数字温湿度传感器是一款含有已校准数字信号输出的温湿度复合传感器,它应用专用的数字模块采集技术和温湿度传感技术,确保产品具有极高的可靠性和卓越的长期稳定性。传感器包括一个电阻式感湿元件和一个NTC测温元件,并与一个高性能8位单片机相连接。因此该产品具有品质卓越、超快响应、抗干扰能力强、性价比极高等优点。每个DHT11传感器都在极为精确的湿度校验室中进行校准。校准系数以程序的形式存在OTP内存中,传感器内部在检测信号的处理过程中要调用这些校准系数。单线制串行接口,使系统集成变得简易快捷。超小的体积、极低的功耗,使其成为该类应用中,在苛刻应用场合的最佳选择。产品为4针单排引脚封装,连接方便。

接口原理图:

基于FPGA的多功能数字时钟设计报告

(2)74HC595芯片

74HC595是一个8位串行输入、并行输出的位移缓存器:并行输出为三态输出。在SCK 的上升沿,串行数据由SDL输入到内部的8位位移缓存器,并由Q7'输出,而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时,并行输出端的输出值等于并行输出缓存器所存储的值。

接口原理图:

基于FPGA的多功能数字时钟设计报告

(3)无源蜂鸣器

相比于有源蜂鸣器,无源蜂鸣器成本更低,声音频率可控,需要输入PWM方波才能驱动其发声,通过改变PWM波的频率,可以实现不同音调的改变;通过改变PWM波的占空比,可以实现声音大小的改变,所以我们只需要产生不同频率和占空比的PWM方波去驱动无源蜂鸣器就能让无源蜂鸣器发出不同的音调了。

接口原理图:

基于FPGA的多功能数字时钟设计报告

(4)SDRAM

同步动态随机存取内存(synchronous dynamic random-access memory,简称SDRAM)是有一个同步接口的动态随机存取内存(DRAM)。通常DRAM是有一个异步接口的,这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机,对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比,可以有一个更复杂的操作模式。

接口原理图:

基于FPGA的多功能数字时钟设计报告

(5)OV5640图像采集

OV5640 的 CMOS 类型数字图像传感器。该传感器支持输出最大为 500 万像素的图像 (2592x1944 分辨率),支持使用 VGA 时序输出图像数据,输出图像的数据格式支持 YUV(422/420)、YCbCr422、 RGB565 以及 JPEG 格式,若直接输出 JPEG 格式的图 像时可大大减少数据量,方便网络传输。

(6)以太网部分

以太网 PHY 芯片型号为 LAN8720A,是低功耗的 10-BASET/100-BASE-TX 全双工以太网 PHY 层芯片,支持 10Mbps 和 100Mbps,I/O 引脚电压可 变,符合 IEEE802.3-2005 标准,支持通过 RMII 接口与以太网 MAC 层通信,可通过自协 商的的方式与目的主机实现最佳的连接方式(调整最佳速度和双工模式)

接口原理图:

基于FPGA的多功能数字时钟设计报告

(四)芯片资源使用

基于FPGA的多功能数字时钟设计报告

(五)引脚分配

可以直接复制到.qsf文件中:

set_location_assignment PIN_E16 -to key_in[3]

set_location_assignment PIN_J11 -to buzzer

set_location_assignment PIN_R1 -to ds

set_location_assignment PIN_E15 -to key_in[2]

set_location_assignment PIN_M1 -to key_in[1]

set_location_assignment PIN_M2 -to key_in[0]

set_location_assignment PIN_L11 -to oe

set_location_assignment PIN_B1 -to shcp

set_location_assignment PIN_K9 -to stcp

set_location_assignment PIN_L14 -to dht11

set_location_assignment PIN_E1 -to sys_clk

set_location_assignment PIN_M15 -to sys_rst_n

set_location_assignment PIN_R4 -to sdram_clk

set_location_assignment PIN_R9 -to sdram_cke

set_location_assignment PIN_R12 -to sdram_cs_n

set_location_assignment PIN_R11 -to sdram_ras_n

set_location_assignment PIN_R10 -to sdram_cas_n

set_location_assignment PIN_L9 -to sdram_we_n

set_location_assignment PIN_R13 -to sdram_ba[0]

set_location_assignment PIN_R14 -to sdram_ba[1]

set_location_assignment PIN_M11 -to sdram_addr[12]

set_location_assignm文章来源地址https://www.toymoban.com/news/detail-446332.html

到了这里,关于基于FPGA的多功能数字时钟设计报告的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • EDA实验(Quartus Ⅱ+fpga) (五)---多功能数字钟设计

    本实验代码为初学FPGA所写,逻辑不太清晰,请跳往下面网址查看最新的模块化设计数字钟,更易看懂 模块化多功能数字钟设计 前言: 本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。 (1)了解数字钟的

    2024年02月06日
    浏览(87)
  • 【基于FPGA的芯片设计】多功能ALU

    目录 一、实验要求 二、源代码 1. 顶层模块 2. 数据输入模块 3. ALU运算模块 4. 结果处理模块 5. 扫描数码管模块 5.1 扫描数码管顶层 5.2 分频器 5.3 数码管显示 三、仿真代码 四、结构层图 五、管脚配置 实验板卡:xc7a100tlc sg324-2L,共20个开关 通过高低位控制,实现32位数据A、

    2024年02月05日
    浏览(53)
  • 5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

    目录 1.蓝牙模块介绍 2.UART介绍 3.Verilog代码: 3.1Uart_RX模块: 3.2 分频模块: 3.3 Uart驱动模块 3.4 Uart控制模块 4. 总览   我使用的是JDY-31蓝牙模块,在连线中,要注意RX-TX,TX-RX。   即FPGA约束的TX对应蓝牙模块的RX,约束的RX对应蓝牙模块的TX。 蓝牙模块使用UART串口通信协议,具体

    2024年02月05日
    浏览(68)
  • VHDL实现多功能时钟设计

    题目:多功能电子时钟 VHDL语言设计 主要功能要求: 1、电子时钟。要求用24 时制显示。分屏显示“时、分”和“分、秒”,即4 个数码管不能同时显示“时、分、秒”,但可以只显示“时、分”,或只显示“分、秒”,通过按键来切换这两种显示方式。用数码管的小数点“

    2024年02月11日
    浏览(56)
  • FPGA-DE2-115-实验二-模块化多功能数字钟

    前言: 本文主要介绍了集成电路EDA这门课程的相关实验及代码。使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cyclone IV EP4CE115F29C7。 本次实验我们需要实现生活中常见的电子手表的所有功能。 我们知道: 电子手表有五个功能,包括:时间显示功能,夜光模式功能,计时功能,闹钟功能

    2024年02月04日
    浏览(73)
  • 【数字电子技术课程设计】多功能数字电子钟的设计

    摘要 1  设计任务要求 2  设计方案及论证 2.1  任务分析 2.1.1 晶体振荡器电路 2.1.2 分频器电路 2.1.3 时间计数器电路 2.1.4 译码驱动电路 2.1.5 校时电路 2.1.6 整点报时/闹钟电路 2.2  方案比较 2.3  系统结构设计 2.4  具体电路设计 3  电路仿真测试及结论分析 3.1  电路仿真测

    2024年02月03日
    浏览(61)
  • 【verilog】多功能数字钟的设计

    掌握数字钟的工作原理。 掌握计数器级联构成更大模值计数器的方法。  能用verilog描述简单的时序逻辑电路。         多功能数字钟应该具有的基本功能有:显示时-分-秒、整点报时、小时和分钟可调等。首先要知道钟表的工作机理,整个钟表的工作应该是在1Hz信号的

    2024年02月04日
    浏览(60)
  • 基于FPGA的多功能信号模拟生成系统

    本系统历时1.5年开发,在实际应用过程中,功能再不断更新完善中。。。。 系统工程源码: 百度网盘    提取码:mww7 模拟器设备发射端主要由中频处理单元和射频发送单元两部分组成。功能组成框图如图所示,中频处理单元实现拟辐射信号的基带数字信号产生、D/A转换和中

    2024年02月19日
    浏览(50)
  • 0—基于FPGA(ZYNQ-Z2)的多功能小车

       在电子技术与创新的课设中我选择了这个题目,在设计的时候遇到了非常多的问题,但是网上的对应资料又非常少,因此在完成设计之后,我把设计方法与代码在这篇博客中分享出来,希望能对需要的人有所帮助。 目录 1.题目 2. 题目分析: 3. 器件使用 4. 工程文件  5. 传

    2024年02月07日
    浏览(51)
  • 实战项目——多功能电子时钟

    通过按键来控制状态机的状态,在将状态值传送到各个模块进行驱动,在空闲状态下,数码管显示基础时钟,基础时钟是由7个计数器组合而成,当在ADJUST状态下可以调整时间,并且基础时间会随基础时钟的改变而改变,同过位置使能来确定更改的值在按下确定来更改基础时钟

    2024年02月14日
    浏览(42)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包