【FPGA实验0】Quartus建立工程文件以及仿真

10月前作者：刘一五分类：Toy博客阅读(43) 违法举报

这篇具有很好参考价值的文章主要介绍了【FPGA实验0】Quartus建立工程文件以及仿真。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

FPGA的第一课，学习Quartus编程运行仿真烧录的这一个流程，以一个十位的计数器为例。
芯片商家：ALTERA
编程软件：Quartus II
试验箱上的芯片型号：EP4CE6E22C8N

一、新建一个工程

打开软件后会会弹出一个窗口，点击【创建向导】

第一步：设置工程名和顶层硬件模块名

【FPGA实验0】Quartus建立工程文件以及仿真

第二步：加入原先写好的文件，如若没有就直接点击下面的【next】即可

【FPGA实验0】Quartus建立工程文件以及仿真

若要添加文件，则点击这个按钮

【FPGA实验0】Quartus建立工程文件以及仿真

然后要记得点击【Add】不然添加进去的是一个只有文件名的空文件

【FPGA实验0】Quartus建立工程文件以及仿真

第三步：根据试验箱上芯片的型号我选择【Cydone IV E】系列，设备型号【EP4CE6E22C8】。

【FPGA实验0】Quartus建立工程文件以及仿真

第四步：选择仿真模式为【ModelSim】

【FPGA实验0】Quartus建立工程文件以及仿真

第五步：列出来刚刚的选择，确认无误后，点击【Finish】

【FPGA实验0】Quartus建立工程文件以及仿真
到此，就完成了工程的新建。

二、编写程序

1、新建一个【Verilog HDL File】文件
【FPGA实验0】Quartus建立工程文件以及仿真

然后就开始码代码，以一个十位的计数器为例

【FPGA实验0】Quartus建立工程文件以及仿真

三、编译

点击菜单栏中的三角形进行编译

若编译无误则会弹出如下提示：
【FPGA实验0】Quartus建立工程文件以及仿真

1、可以查看所用到的资源：

【FPGA实验0】Quartus建立工程文件以及仿真

2、如何看生成的电路

【FPGA实验0】Quartus建立工程文件以及仿真

可以看到新建的电路如下：

【FPGA实验0】Quartus建立工程文件以及仿真

3、打开文件夹，可以看到需要烧录的文件

【FPGA实验0】Quartus建立工程文件以及仿真文章来源地址https://www.toymoban.com/news/detail-446749.html

到了这里，关于【FPGA实验0】Quartus建立工程文件以及仿真的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

Quartus II从建工程、绘图、编译到仿真详细过程

1.建工程文件存放路径。先在某个盘下新建一个存放工程的文件夹，名字最好用英文，不要出现空格。 2.新建工程。打开Quartus II软件（我用的是9.1版本），File——New Project Wizard...，直接Next后填写自己工程要存放的路径，我这里存放在 D:FPGAwork 目录下，工程名自己起一个，第

2024年02月05日
浏览(89)
如何用modelsim仿真包含quartus IP核的工程

最近在仿真sdram，遇到了一些问题，现在解决了，写出来分享给大家。问题：使用quartus和modelsim联合仿真sdram的时候，tb文件中例化了sdram的top文件和sdram的仿真模型，这样会报错，我就想着直接在modelsim中仿真，但是由于模块中有quartus生成的ip核，只在modelsim中仿真也会报错，

2024年02月03日
浏览(46)
基于FPGA的MSK调制波形Verilog代码Quartus仿真

名称：基于FPGA的MSK调制波形Verilog代码Quartus仿真（文末获取）软件：Quartus 语言：Verilog 代码功能：基于FPGA的MSK调制波形 1、输入调制原始数据，输出MSK调制波形 2、包括差分编码模块，MSK调制模块，DDS模块，有符号乘法器模块等 1. 工程文件 2. 程序文件 3. 程序编译 4. RTL图

2024年02月20日
浏览(39)
基于FPGA的音乐喷泉控制Verilog代码Quartus仿真

名称：基于FPGA的音乐喷泉控制Verilog代码Quartus仿真（文末获取）软件：Quartus 语言：Verilog 代码功能：基于FPGA的音乐喷泉控制 1、具有启动控制按键，按下后开始 2、喷泉具有6个喷嘴，可以手动切换三种工作模式 3、输入的音乐信号分为低音、中音、高音 4、将输入的音转换为

2024年02月22日
浏览(48)
基于FPGA的通用电子密码锁VHDL代码Quartus仿真

名称：基于FPGA的通用电子密码锁VHDL代码Quartus仿真（文末获取）软件：Quartus 语言：VHDL 代码功能：电子密码锁要求 (1)如果按下数字键，第-个数字会从显示器的最右端开始显示，此后每新按一个数字时，显示器上的数字必须左移一格，以便将新的数字显示出来。 (2)假如要更

2024年03月22日
浏览(49)
基于FPGA的电子密码锁的设计VHDL代码Quartus仿真

名称：基于FPGA的电子密码锁的设计VHDL代码Quartus仿真（文末获取）软件：Quartus 语言：VHDL 代码功能：电子密码锁的设计设计任务： 1.密码输入：每按下一个数字键，就输入一个数值，并在显示器上显示该数值，同时将先前输入的数据依次左移一位； 2.密码清除：按

2024年03月14日
浏览(57)
基于FPGA的任意位宽乘法器VHDL代码Quartus仿真

名称：基于FPGA的任意位宽乘法器VHDL代码Quartus仿真（文末获取）软件：Quartus 语言：VHDL 代码功能：任意位宽乘法器设计一个任意位宽乘法器，通过可调参数N，可以配置为任意位宽，N可以自由修改可调参数N定义如下： N : INTEGER := 16--N位乘法器，N可以自由修改，默认为16位

2024年02月21日
浏览(46)
基于FPGA的64bit算术乘法器设计Verilog代码Quartus仿真

名称：基于FPGA的64bit算术乘法器设计Verilog代码Quartus仿真（文末获取）软件：Quartus 语言：Verilog 代码功能： Verilog HDL设计64bits算术乘法器基本功能 1.用 Veriloghdl设计实现64bit二进制整数乘法器,底层乘法器使用16*168*88*328*16小位宽乘法器来实现底层乘法器可以使用FPGA内部P实现

2024年02月19日
浏览(55)
EDA实验(Quartus Ⅱ+fpga) (四)---交通灯设计

前言：本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ，该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。（一）实验目的（1）熟悉交通灯控制器的工作原理；（2）了解设计中的优化方案；（3）进一步掌握状态机的设计；（4）学习较复杂数字系

2024年02月02日
浏览(58)
【FPGA】Quartus18.1的安装以及使用

https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html 一路next 建立一个全英文的文件夹，修改安装路径，点击next即可软件在此把license_all.bat复制到安装路径下的 quartusbin64 中，以我的安装路径为例。安装路径： D:SoftW

2024年02月04日
浏览(50)