Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

这篇具有很好参考价值的文章主要介绍了Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Cadence OrCAD: FPGA交换pin pinswap(excel法)

背景

最近FPGA项目layout工程师发过来一个对应关系表格,改原理图的同时顺便学习了用excel来做pin swap的方法。这个方法只适用于同一类型的网络(例如,全是net alias,全是off page connector)。
软件:OrCAD SPB 16.6

比如今天给过来的excel表格没有原网络名,只有目标网络名
原始原理图(pin的编号没什么规律,在FPGA原理图中比较常见):
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

layout工程师提供的excel(却没有给原网络名),有些网络不用改名
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

获得新旧网络名称的对照表

Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)
选中元件和网络,右键-edit properties-Pins,复制一份Net NameNumber,就是引脚编号-旧网络名对应关系。
这边先使用VLOOKUP(A2,$D$2:$E$7,2,0),找到与旧网络名对应的新网络名。

  1. 参数1:查找的值(在查找范围的第1列中查找),这里设置为引脚编号
  2. 参数2:查找范围。使用$固定查找的行号和列号,这样往下拖动的时候查找范围不变。
  3. 参数3:需要获取的数据,这边设置为第2列,更新的网络名。
  4. 参数4:默认选0,即完全匹配。
    如下所示。可以看到,对于不需要交换的引脚,显示为#N/A,不是太方便,做一些小改进。

Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

加入判断NA的函数IFNAIFNA(VLOOKUP(A2,$D$2:$E$7,2,0),B2),如果NA,就让新网络名=旧网络名,如下:
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

至此,获得了一个新旧网络名的对照表。(不知道layout工程师为啥不直接给我这个。。)

批量替换

还是刚才的右键-edit properties,这次打开aliases选项卡,单击Name,全选整列,复制出旧网络名。
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

同样还是VLOOKUP,如下:(当然,突然发现之前随便做的例子都不需要这一步,已经是按顺序排好了)
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)

再选中new一列,复制,回到OrCAD中粘贴就可以了。(注意new这一行也需要复制
批量修改完成,虽然还是比较麻烦,但是至少比手动修改上百个网络轻松一些,并且不会出错。
Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)文章来源地址https://www.toymoban.com/news/detail-451483.html

补充信息

  1. 有时候会用到(有些页面用不了ctrl+C/V,比如批量编辑off page connector时):ctrl+insert复制,shift+insert粘贴。
  2. excel中选中整行,shift+鼠标(放在分栏处出现拖动符号)拖动,可以交换两行位置。
  3. 同样方法,可以检查修改后的pin-net name对应关系,和要求的pin swap是否正确对应。

到了这里,关于Cadence OrCAD: FPGA原理图批量交换pin pinswap(excel法)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence OrCAD:Net Group 使用

    Cadence OrCAD:Net Group 使用 软件版本: 16.6-S062 ,装过一个Hotfix,因为早期版本中文显示有重叠的问题。 先看一个从来没用过的功能:NetGroup。据说是16.6之后的版本才有? 总而言之,是总线的一种扩展,可以把任意名称的网络放进去的一种:单个信号、总线、其他NG。给我的感

    2024年02月04日
    浏览(75)
  • Cadence OrCAD Capture CIS库管理专题

      🏡《总目录》   🏡《宝典目录》      CIS库可以将元器件的OLB库和其他比较繁琐的参数信息,开发文档,仿真模型等使用数据库进行管理,以更方便硬件选型设计仿真和后期的物料采购及PCBA加工。本专题详述CIS库的搭建和使用方法。为方便查阅,大家直接点击

    2024年02月16日
    浏览(39)
  • Cadence OrCAD: 层次化设计 Hierarchical Design

    Cadence OrCAD: 层次化设计 Hierarchical Design Flat versus hierarchical PCB design - which is best? - EE Times 看一篇2011年的的文章,有个2019年的评论,挺有意思的,大意是所有人都应该学会正确地做层次化设计。对newbie engineer的定义也挺有意思(退休前一直都是newbie?): I am always amazed when I

    2024年02月02日
    浏览(51)
  • Cadence OrCAD: 层次化设计中的电源和地符号

    Cadence OrCAD: 层次化设计中的电源和地符号 层次化设计操作步骤:Cadence OrCAD: 层次化设计 Hierarchical Design 本文介绍一个小问题:分层设计中的电源和地符号的作用范围。 OrCAD中电源和地符号默认是 全局 的,也就是,默认同名的电源引脚(可在元件的原理图符号中可以定义)、

    2024年02月01日
    浏览(38)
  • 04、Cadence使用记录之器件连接的连线、网络、总线、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 02、Cadence使用记录之创建元器件—原理图和封装(OrCAD Capture CIS) 03、Cadence使用记录之超多引脚元器件的快速创建方法(OrCAD Capture CIS) 非常简单的连线技巧,点击Place里面的Wire就能连起来了

    2024年02月08日
    浏览(53)
  • Cadence OrCAD/PSpice ABM模型中ABM表达式器件常见问题和使用TIPS

    Cadence OrCAD/PSpice ABM (模拟器件行为级建模) 模型列表及详细说明_电子异术家的博客-CSDN博客 https://blog.csdn.net/yyyyang666/article/details/128988869                  最近在用ABM模型搭建光伏板的模型,中间遇到了很多问题也走了很多弯路,特此记录下。         Pspice中的表达

    2024年02月04日
    浏览(66)
  • cadence后仿真/寄生参数提取/解决pin口提取不全的问题

    会出现错误1,后有解决方案 第一步 :Netlist 第二步:LVS 先RUN,后按照图中1 2 3步骤操作 点击 OK 之后,显示 Calibre 信息,本次实例为 0 个警告, 0 个错误 点击 Close 之后,跳出寄生的管子和电容。 会出现常见错误2,见后文解决方案。 前/后仿真结果比较,操作步骤,如1和2

    2024年02月09日
    浏览(77)
  • Cadence OrCAD Capture CIS ODBC数据库文件在两台电脑上同步使用时一台电脑启动失败的问题解决图文教程

      🏡《总目录》   🏡《宝典目录》 B站关注“硬小二”浏览更多演示视频 执行Place→Database Part放置CIS库文件操作时

    2024年02月10日
    浏览(43)
  • orCAD Capture 批量修改Value和Footprint 方法

    1.打开原理图,选中XXX.dsn; 2.选择Edit,下拉菜单Browse下Parts进入属性编辑框: 3.选择一个要编辑的Part Reference,在按Shift,选择部分要编辑的元器件,按键盘Ctrl+E进入编辑界面:   4.选择Part Reference,按键盘Ctrl+Insert复制到.txt或者.xls文件,粘贴Ctrl+V快捷键: 5.批量修改或者替换属性,

    2024年02月15日
    浏览(34)
  • Git配置error:could not lock config file D:/orcad/Cadence/SPB_Data/.gitconfig: No suchfile or directory

    错误:刚刚安转完毕Git,配置用户名、邮箱时,出现了错误 error: could not lock config file D:/orcad/Cadence/SPB_Data/.gitconfig: No suchfile or directory  1、 按顺序来到对应设置页面 点击设置 点击第一个图标---系统 在左边导航,滑到最后,点击关于 在最右侧的相关设置,找到高级系统设置,

    2024年02月01日
    浏览(52)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包