MIPS寄存器文件设计实验

这篇具有很好参考价值的文章主要介绍了MIPS寄存器文件设计实验。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

实验目的

学生了解 MIPS \text{MIPS} MIPS 寄存器文件基本概念,进一步熟悉多路选择器、译码器、解复用器等 Logisim \text{Logisim} Logisim 组件的使用,并利用相关组件构建 MIPS \text{MIPS} MIPS 寄存器文件。

主要任务

利用 Logisim \text{Logisim} Logisim 平台构建一个简化的MIPS寄存器文件,内部包含 4 4 4 32 32 32 位寄存器。 R 1 # R_1\# R1# 为第 1 1 1 个读寄存器的编号, R 2 # R_2\# R2# 为第 2 2 2 个读寄存器的编号。 W # W\# W# 为写入寄存器编号, D i n Din Din 为写入数据, W E WE WE 写使能信号,为 1 1 1 时在 C L K CLK CLK 上跳沿将 D i n Din Din 数据写入 W # W\# W# 寄存器。 C L K CLK CLK 为时钟信号,上跳沿有效。 R D 1 RD_1 RD1 R 1 # R_1\# R1# 寄存器的值, R D 2 RD_2 RD2 R 2 # R_2\# R2# 寄存器的值, MIPS \text{MIPS} MIPS 寄存器文件中 0 0 0 号寄存器的值恒零。

实验原理

W # W\# W# 通过译码器后,可得到写入寄存器编号,连接写入寄存器的一端成为高电平。
对于一个编号为 X X X 的寄存器,当且仅当写使能信号为 1 1 1 且写入寄存器编号为 X X X 时,该寄存器允许写入,可以此作为寄存器不忽略信号的标志。
由于 0 0 0 号寄存器的值恒零,因此 0 0 0 号寄存器输入端为常量 0 0 0,其余寄存器输入端为 D i n Din Din
为得到 R D 1 RD_1 RD1,可将所有寄存器的输出信号输入多路选择器,根据读寄存器编号 R 1 # R_1\# R1# 选择一个结果输出;同理可得到 R D 2 RD_2 RD2

电路图

MIPS寄存器文件设计实验文章来源地址https://www.toymoban.com/news/detail-454416.html

到了这里,关于MIPS寄存器文件设计实验的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【机组】通用寄存器单元实验的解密与实战

    ​ 🌈个人主页: Sarapines Programmer 🔥 系列专栏: 《机组 | 模块单元实验》 ⏰诗赋清音:云生高巅梦远游, 星光点缀碧海愁。 山川深邃情难晤, 剑气凌云志自修。 ​ 目录 🌺一、 实验目的 🌼二、 实验内容 🌻三、 实验详情 实验1:数据输入通用寄存器 实验2:寄存器内

    2024年01月18日
    浏览(44)
  • STM32-ADC电压采样实验(寄存器版)

    STM32F10X系列支持三路ADC,其ADC通道及对应IO口如下表所示: 其能接受的电压输入范围一般为0-3.3V(V REF- ≤ V IN ≤ V REF+ ),因此,如果需要测量超出0-3.3v量程范围的电压数据,需要在外围硬件增加分压电阻,将电路转换到0-3.3V量程范围内再进行采集。 这里用于做ADC采集的引脚使

    2024年02月15日
    浏览(53)
  • 实验四 用集成移位寄存器实现序列检测器

    一、实验要求 用移位寄存器和与非门设计一个 1101 序列检测器。电路连续不停地工作,对 串行输入的序列进行检测,当连续检测 4 个码元符合检测码 1101 时,检测器输出 为 1 ,指示灯亮,其他情况下输出为 0 ,指示灯灭。 二、实验设备 1 . Mini-FPGA 开发板( Cyclone IV 系列

    2024年02月03日
    浏览(43)
  • 实验二 CPU 部件实现之 ALU 和寄存器堆

     1.1设计要求 理解和掌握 CPU 中的算术逻辑运算部件(ALU)和寄存器堆(Register File)的工作原理,并使用 Verilog 和 ModelSim 进行设计和仿真。 1. 使用 Verilog 完成 ALU 的设计,并编写测试仿真文件验证其正确性。要求: ALU 支持 16 位的加、减、与、或以及移位运算。 2. 使用 Veril

    2024年02月01日
    浏览(37)
  • 深度理解STM32的串口实验(寄存器)【保姆级教程】

    USART—通用同步异步收发接收器,是一个串行通信设备,可以和外部设备进行灵活的全双工数据交换,有别于USART还有一个UART(在原来的基础上裁剪掉了同步通信功能(时钟同步)),串行通信一般是以帧格式传输数据,一帧一帧的传。 协议层: 串口通信的一个数据包包含从

    2023年04月15日
    浏览(40)
  • 南京邮电大学电工电子(数电)实验报告——计数器 & 移位寄存器

    1、掌握计数器的逻辑功能及应用方法 2、掌握任意进制计数器的设计方法 3、掌握数字电路多个输出波形相位关系的正确测试方法 4、了解非均匀周期信号波形的测试方法 设计一个分频比N=5的整数分频电路,观察并记录时钟脉冲和输出波形。 选用cb4cle二进制计数器模块,采用

    2024年02月03日
    浏览(85)
  • 设计一个8位双向循环移位寄存器vhdl

    设计一个8位双向循环移位寄存器vhdl 状态表如下: CLK RESET LOAD M 工作状态 × 0 × × 复位 ↑ 1 1 × 置数 ↑ 1 0 1 左移 ↑ 1 0 0 右移 (4)不考虑串行输出,移动不能用移位操作符。

    2024年02月11日
    浏览(41)
  • 04 4bit移位寄存器设计与功能验证(附源码)

    写在前面,4位右移移位寄存器,顾名思义使用四个触发器级联,从一次输入到输出,只移动了3位,而不是4位。比如输入是1101,输出时为0001,而不是0000。 虚拟机:VMware -14.0.0.24051 环 境:ubuntu 18.04.1 脚 本:makefile(点击直达) 应用工具:vcs 和 verdi 行为级描述 结构级描述

    2024年02月05日
    浏览(73)
  • 北邮22级信通院数电:Verilog-FPGA(10)第十周实验 实现移位寄存器74LS595

    北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章 持续关注作者 迎接数电实验学习~ 获取更多文章,请访问专栏: 北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录 一.代码部分  二.管脚分配 三.实现过程讲解及效果 shift_register.v d

    2024年02月05日
    浏览(61)
  • PLC从HTTP服务端获取JSON文件,解析数据到寄存器

           智能网关IGT-DSER集成了多种PLC协议,方便实现各种PLC与HTTP服务端之间通讯。通过网关的参数配置软件绑定JSON文件的字段与PLC寄存器地址,配置URL,即可采用POST命令,将JSON文件提交给HTTP的服务端; 服务端有返回的JSON,或者GET命令获取到的JSON,网关进行解析后将数据

    2024年01月23日
    浏览(47)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包