关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

这篇具有很好参考价值的文章主要介绍了关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

关注+星标公众,及时获取更多技术分享~ ​​​​​​​

 作者 | 冰茶奥利奥

微信公众号 | 嵌入式电子创客街

这两年项目上提国产化的越来越非常严格,尤其是今年,军工项目更加特殊,总体单位直接提百分百纯国产化。这百分百国产化器件中,有外资控股的企业不能选,企业家是外籍华人的不能选。像思瑞浦之类的。直接又把百分之八十的国产化企业淘汰了。

最近项目上用到了复旦微的FPGA,之前也没有用过复旦微的产品,只知道复旦微的产品大都是正向抄袭的Xilinx,然后就开始踩坑。

这次遇到的问题是,一部分板子有大概率问题不能正常加载程序。最后定位问题是DC-DC的3.3V出的非常缓慢,大概20ms左右才能达到3.3V的水平。那这样会给FPGA的配置带来什么问题呢?

我们知道,7系列FPGA的上电时序是1.0V->1.8V->3.3V。在1.8V出来后,当3.3V达到一个阈值,FPGA就已经可以开始程序的配置了。

我们量了一下复旦微芯片的CFG_STA引脚,它大概在3.3V上升到1.5V的时候就已经拉高为高电平了。这个引脚一旦是高,FPGA就开始从Nor Flash读取数据了。但是此时Nor Flash的3.3V电还没有达到要求的水平,读取就有可能出问题了。

于是我研究了一下Xilinx的手册中对这部分功能的描述,想看看FPGA的上电时序究竟是个什么样子的。下面这个图是从UG470手册里面截取出来的,7系列FPGA SPI x1配置模式的时序。

关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

我们看见INIT_B这个引脚的上升沿后跟着一根线,过了一段时间后配置时钟CCLK就开始发数了,那么这个等待的时间是多少呢?我们看看它下面跟着的解释。看我红色框出来的内容,大概意思就是图中波形代表事件的相对顺序,不按比例,具体的时间需要查看SPI Flash的手册。所以这里是没有指出来这个时间是多少的。我们再查查其他的说明。似乎和Program_B和INIT_B两个信号有关。

关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

我们直接找PROGRAM_BINIT_B这两个信号的说明。下面是PROGRAM_B这个信号。有一个note,说即便把这个引脚拉低也不能保持FPGA处于复位状态,可以考虑的是,使用INIT_B引脚可以延后调整芯片的上电配置时间。

关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

 那我们就具体看看这个INIT_B引脚。

关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

有一个关键信息。可以看到这个INIT_B引脚本身是个开漏(OD)的引脚,也就是三态门,可做输入也可做输出。当FPGA启动完成后,这个引脚被配置为高阻态,这时候驱动状态就交由外部的上拉电阻,外部上拉电阻可以把这个引脚拉高。当FPGA检测到这个引脚被拉高后,就开始进行程序配置。因此,这种状态下,INIT_B这个引脚完全可以由用户外部去一直拉低,如果一直拉低,FPGA就会一直等待配置。一旦被拉高,就会开始从SPI FLash读取程序。

因此,我们可以设想怎样改进下当前的电路设计。我们可以把3.3V的PG(power good)信号引到这个引脚上,当3.3V完全输出的时候,PG信号输出高电平,此时INIT_B引脚也被它拉高,然后才开始读取SPI Flash开始程序的配置。


如果您觉得这篇文章帮到了你,请点赞或者留下您的评论,您的鼓励是我前进的动力~

关注博主公众号 “嵌入式电子创客街” 获取更多及时技术分享~

  关注+星标公众,及时获取更多技术分享~ 

 文章来源地址https://www.toymoban.com/news/detail-456880.html

到了这里,关于关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 7.【可编程串行接口8251A】:用处、内部结构、各引脚的解释、工作方式

    微机 内部的数据传送 方式为 并行方式 。 若外设采用串行方式,则微机与外设之间需加串行接口。 串行接口基本功能就是: 输入数据时,进行串/并转换;输出数据时,进行并/串转换。 Intel8251A是一种可编程的通用同步/异步接收发送器 各引脚的解释: A1即代表C/#D 8251A在工

    2024年02月09日
    浏览(50)
  • 芯课堂 | 华芯微特MCU在PCB板级设计中对ISP引脚的应用

    ISP(In System Programming),在系统编程,使用片内驻留出厂引导程序(BootROM)配合UART / SPI等外设进行烧录。 华芯微特全系MCU的ISP操作说明:当芯片上电后检测到 ISP 引脚持续 5ms 以上的高电平后,将会进入 ISP(在应用编程)模式,片内的用户程序将不会得到执行,此时配合使

    2024年01月18日
    浏览(53)
  • Xilinx 7系列 FPGA硬件知识系列(九)——FPGA的配置

    目录 1 .1配置模式 1.1.1  主模式 1.1.2  从模式 1.2  7种配置模式 1.2.1  主串配置模式 1.2.2  从串配置模式 ​编辑1.2.3  主并配置模式 1.2.4  从并配置模式 1.2.5  JTAG配置模式 ​编辑1.2.6  主SPI配置模式 ​编辑1.2.7  主BPI配置模式 1.2.8  FPGA BPI加载时间(参考xapp587) 2、BPI

    2024年03月13日
    浏览(68)
  • STM32的BOOT1和BOOT0查找及配置-都有BOOT1引脚的

    STM32是有BOO0和BOOT1的,有的芯片原理图没有标注BOOT1,但是可以正在手册查到BOOT0和BOOT1引脚的。 1)主Flash 主Flash起始地址为0x08000000,它指的是STM32内置Flash,通常我们烧录的代码就是存放在这个位置。 常用的烧录Slink就是这种 2)系统存储器 系统存储器起始地址为0x1FFF0000,这

    2024年02月04日
    浏览(46)
  • xilinx 7系列fpga上电配置

    Xilinx FPGA通过加载比特流到内部存储单元来进行配置。 Xilinx FPGA存在两种数据配置路径,一种是满足最小引脚需求的串行路径,一种是可用8位、16位或32位来连接到行业的高性能通用接口,如处理器,8位或者16位并行的闪存。与处理器和处理器外围设备一样, FPGA可以在系统中

    2024年04月14日
    浏览(72)
  • FPGA学习_Xilinx7系列FPGA基本结构

    参考:https://xilinx.eetrend.com/content/2019/100042384.html xilinx7系列FPGA主要包括:Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能/密度/价格也随着系列的不同而提升。 Spartan7 系列拥有最低的价格、最低的功耗、最小的尺寸以及最低的设计难度,一些低端应用中极为合适。 Artix7 系列相

    2024年04月09日
    浏览(87)
  • Xilinx 7系列FPGA的时钟管理

    在7系列FPGA中,时钟管理单元(CMT)包含了混合模式时钟管理器(MMCM)和锁相环(PLL)。PLL是包含了MMCM功能的一个子集。CMT骨干网可用于链接CMT的时钟功能。CMT图(图3-1)展示了各种时钟输入源与MMCM/PLL之间连接的高级视图,时钟输入连接允许多个资源为MMCM/PLL提供参考时钟

    2024年04月26日
    浏览(39)
  • Xilinx 7系列FPGA局部时钟资源

    局部时钟网络是玩去哪独立于全局时钟网络的。与全局时钟不同,局部时钟信号(BUFR)的覆盖范围仅限于一个时钟区域。一个I/O时钟信号驱动单个时钟区域。这些网络对于源同步接口设计特别有用。在7系列器件中,I/O bank与局部时钟域的大小相同。 在7系列器件中,局部时钟

    2024年04月29日
    浏览(52)
  • xilinx 7系列FPGA 官方文档整理

    1. 官方文档查找链接 搜索结果 • AMD 自适应计算文档门户 (xilinx.com) 2. ug470 - 配置user guide 7 Series FPGAs Configuration User Guide • 7 Series FPGAs Configuration User Guide (UG470) • 阅读器 • AMD 自适应计算文档门户 (xilinx.com) 3. ug471 -IO资源 ug471_7Series_SelectIO.pdf • 查看器 • AMD 自适应计算文档

    2024年04月13日
    浏览(49)
  • xilinx 7系列FPGA时钟布线资源

    7系列FPGA拥有多种时钟路由资源,以支持各种时钟方案和需求,包括高扇出、短传播延迟以及极低的偏斜。为了最佳地利用时钟路由资源,需要了解如何将用户时钟从PCB传递到FPGA,确定哪种时钟路由资源最优,然后通过利用适当的I/O和时钟缓冲器来访问这些时钟路由资源。

    2024年04月22日
    浏览(57)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包