集创赛备赛:Robei八角板7020简介

这篇具有很好参考价值的文章主要介绍了集创赛备赛:Robei八角板7020简介。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

       今年集创赛准备参加Robei杯,和队友凑钱买了Robei的zynq7020八角板(好小一块就近2000,学生党落泪~)看了官网的资料,感觉不是很详细,于是准备查阅资料自己列一张,方便比赛的时候查阅。磨刀不误砍柴工 (≧∇≦)/

目录

官方介绍

引脚资源总结罗列


官方介绍

       若贝八角板是一款FPGA开发板,可以用于系统设计与教育教学、竞赛、IC验证、系统控制、挖矿、云计算等用途,板子整体呈现正八角形,尺寸非常小,68x68mm,手掌心大小。虽然板子很小,但是功能齐全,非常适合FPGA开发者使用与携带,达到FPGA随身走,随时开发的目的,为硬件工程师量身定做的便携式开发环境。详细参数为:

1. Xilinx Zynq-7020 FPGA芯片(内置Cortex-A9双核CPU)

2. 两片 DDR3 存储器

3. FTDI USB转JTAG 芯片

4. TF 卡座(PS端使用)

5. HDMI接口

6. 双 W25Q128 Flash, 一个PS端,一个PL端

7. NRF2401 WIFI 模块

8. 8个LED

9. 两个Type C USB 接口,可以直接用手机充电器连接电脑,非常方便

10. 4个 20 Pins 通孔直插排座,引脚间距为2mm,具备防反插设计

11. 两个按键 

集创赛备赛:Robei八角板7020简介
到手实物图

引脚资源总结罗列

集创赛备赛:Robei八角板7020简介

       首先将开发板放正(如下图)ZYNQ正对自己

集创赛备赛:Robei八角板7020简介

       J3~J6,共4*20个引脚,管脚很多但没有丝印,所以用引脚的时候只能自己对照引脚表。我列了一张对应表如下:

集创赛备赛:Robei八角板7020简介

 

        建议抄到EXCEL表格中,这样开发的时候可以直接查找。

        板载外设引脚如下图所示:

集创赛备赛:Robei八角板7020简介

        官方Robei八角板约束文件和模块例程可以从下方链接下载:

 链接:https://pan.baidu.com/s/1QwTa6TNQNbwnBxeU8kyGSA 
 提取码:e4f3 
 --来自百度网盘超级会员V3的分享

祝大家取得好成绩!

求学路上,你我共勉(๑•̀ㅂ•́)و✧文章来源地址https://www.toymoban.com/news/detail-457148.html

到了这里,关于集创赛备赛:Robei八角板7020简介的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【2023电赛备赛】msp430f5529学习笔记(一)

    【写在前】 本人目前是大二在读生,第一次参加电赛,准备不充分,结果熬了四天,最后成绩却不如人意。有51和32的基础,然后想立一个flag系统的学习一下主打超低功耗的msp430f5529单片机为比赛做准备(毕竟电赛限制TI的板子)。另一方面也是给电协的后继者留下一些参考的

    2024年02月11日
    浏览(50)
  • 电赛备赛日记(一):K210与STM32串口通信

       拖更了n久的备赛日记终于来啦,最近实现了关于K210图像识别并将所需数据(即目标类别,目标在图像中的加权坐标)其中,加权坐标指K210识别到的目标并框出的框的宽和高与框左上顶点的坐标加权,希望以此来判断目标所处的位置并方便后续进行诸如寻迹,目标跟随等

    2024年02月04日
    浏览(65)
  • 香橙派/树莓派 电脑linux 电赛备赛指南-opencv全过程最简安装,ssh,vnc,USB摄像头驱动和配置环境避坑,手把手教学。opencv视觉入门(一)

    老早就想写博客了把之前的项目都记录下来,但是一直碍于每次做完项目都挺累的,于是就偷懒没写,不过每次做完都有总结,现在已经大三了,觉得应该把自己之前学习过程中遇到的经验或者坑写出来,后面会陆陆续续的发出来,今天先来讲一下有关这份博客的前提背景吧

    2024年04月08日
    浏览(51)
  • 【Canvas与艺术】绘制八角红白蓝相间嵌五星花伞

    【关键点】 伞面弧圆心的定位。 【成果图】 【代码】 【原图】 END

    2024年04月16日
    浏览(29)
  • 移植蜂鸟E203内核至达芬奇pro35T【集创芯来RISC-V杯】(二)

    开发板:正点原子达芬奇FPGA开发板 芯片型号:Xilinx Artix-7 35T 开发工具:Vivado 2022.1 源码链接: e203_hbirdv2: The Ultra-Low Power RISC-V Core https://gitee.com/riscv-mcu/e203_hbirdv2?_from=gitee_search 发现IP有报错:  此时,打开system.v文件 ,发现IP名不对,所以我们要重新设置IP  所以我们来修改第一个

    2024年02月02日
    浏览(44)
  • FPGAC程序固化——ZYNQ7020

            刚开始学习FPGA的小伙伴们,想必都会遇见到一个问题就是程序固化。在FPGA开发过程中,我们不仅需要编写代码实现所需功能,还需要将这些代码固定在FPGA芯片上,以确保其稳定运行并符合项目需求。尽管此过程听起来可能有些复杂,但它却是使得FPGA成为如此强大工

    2024年02月21日
    浏览(36)
  • ZYNQ AC7020C的“点LED”实验

    一、创建 Vivado 工程 1、启动 Vivado 2、在 Vivado 开发环境里点击“Create New Project”,创建一个新的工程 3、弹出一个建立新工程的向导,点击“Next” 4、在弹出的对话框中输入工程名和工程存放的目录。需要注意工程路径“Project location”不能有中文、空格,路径名称也不能太长

    2024年02月20日
    浏览(39)
  • Alinx ZYNQ 7020 LED调试--in RAM

    设置拨码开关为JTAG方式 烧写LED bit stream a. 点击“Program device”烧录程序到FPGA中(重新上电程序就丢失了) b. /01_led/led.runs/impl_1/led.bit 程序烧录到Flash中 ZYNQ与以往的直接烧录Flash不同,首先必须PS,然后烧录PL,参考这个实例。

    2024年01月18日
    浏览(44)
  • Zynq7020 使用 Video Processing Subsystem 实现图像缩放

    没玩过图像缩放都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。 目前市面上主流的FPGA图像缩放方案如下:1:Xilinx的HLS方案,该方案简单,易于实现,但只能用于Xilinx自家的FPGA;2:非纯Verilog方案,大部分代码使用Verilog实现,但中间的fifo或

    2024年01月16日
    浏览(41)
  • AD9361+zedboard(ZYNQ7020)的SDK工程(上)

    1.准备工具 vivado2018.3 HDL源码:https://wiki.analog.com/resources/fpga/docs/releases no_os:https://github.com/analogdevicesinc/no-OS 注意:HDL源码下载的版本要与vivado一致,我这里是2018.3 HDL版本选择 2.构建vivado工程 2.1编译源文件 解压下载的HDL文件的压缩包 进入该文件夹C:AD9361hdl-hdl_2019_r1project

    2024年02月13日
    浏览(46)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包