边沿检测电路

这篇具有很好参考价值的文章主要介绍了边沿检测电路。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

同步信号的边沿检测

异步信号的边沿检测


        所谓的边沿检测(又叫边沿提取),就是检测输入信号的上升沿和下降沿。在设计数字系统时,边沿检测是一种很重要的思想,实际编程时用的最多的时序电路应该就是边沿检测电路和分频电路了。

        在always的敏感信号列表中可以直接使用posedge和negedge来提取上升沿和下降沿,但是要是在always程序块的内部检测上升沿或者下降沿,使用posedge和negedge显然是不可以的,因为这样的语句不可综合。

        要实现边沿检测,最直接的想法是用两级寄存器,第二级寄存器锁存住某个时钟上升沿到来时的输入电平,第一级寄存器锁存住下一个时钟沿到来时的输入电平,如果这两个寄存器锁存住的电平信号不同,就说明检测到了边沿,具体是上升沿还是下降沿可以通过组合逻辑来实现。

同步信号的边沿检测

边沿检测电路

当待检测信号pulse是一个异步信号时候,输出可能是亚稳态。

如果pulse信号发生在clk时钟变化边沿的时候,其建立保持时间存在违例,那么第一级寄存器的输出pulse_r1就会进入亚稳态,而此亚稳态会继续传递给pos_edge和neg_edge信号。

        上升沿特征:先进来低电平,后进来高电平。

        下降沿特征:先进来高电平,后进来低电平。

对于上升沿来说,用clk与寄存器进行采样,前一拍采集到的是0,用A表示,后一拍输入结果是1,用B表示,通过组合逻辑,表达式为 !A&B

对于下降沿来说,用clk与寄存器进行采样,前一拍采集到的是1,用A表示,后一拍输入结果是0,用B表示,通过组合逻辑,表达式为 A&!B

对于双边沿检测来说,输出是  !A&B + A&!B,即A^B异或操作。

一级触发器(打一拍)

边沿检测电路

边沿检测电路

两级触发器(打两拍)

边沿检测电路

边沿检测电路

打三拍甚至更多拍的方法就是多声明几个reg变量寄存信号,并在else中多次<=赋值。

异步信号的边沿检测

边沿检测电路

 此电路同样适用于同步

异步电路信号检测需要先将异步信号同步化,一般采用多加一级寄存器的方法来减少亚稳态的发生概率。异步信号电路检测中,至少需要采用三级寄存器来实现。

参考:

https://blog.csdn.net/weixin_46022434/article/details/107589091

https://blog.csdn.net/weixin_45633643/article/details/108702774文章来源地址https://www.toymoban.com/news/detail-458142.html

到了这里,关于边沿检测电路的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Verilog语法学习——边沿检测

    若为下降沿检测,则为: TB文件 注意,若TB文件中输入信号signal_in的上升下降沿和sys_clk同步,则检测不出边沿。所以我将输入信号的持续时间都设定为随机数字,来和sys_clk产生区别 仿真波形 若出现不定值x或高阻值z,则检测不准确。 可以改进为: 解释: == 和 !== 称为逻辑

    2024年02月11日
    浏览(37)
  • FPGA拾忆_(10):按键控制蜂鸣器_边沿检测_按键消抖

    1.硬件特征: 轻触式(回弹式)按键         略 蜂鸣器: 分为蜂鸣器按照结构原理不同可分为压电式蜂鸣器和电磁式蜂鸣器。 压电式蜂鸣器主要由多谐振荡器、压电蜂鸣片、 阻抗匹配器及共鸣箱、外壳等组成; 电磁式蜂鸣器由振荡器、电磁线圈、磁铁、振动膜片及外壳等组

    2024年04月10日
    浏览(41)
  • 同步电路与异步电路

    电路中所有触发器均连接同一个时钟脉冲源,触发器的状态变化均与时钟脉冲信号同步; 电路中所有时钟同源同相; 同相位时钟:始终频率不同,但是时钟边沿对齐; 同源时钟:由同一个时钟源(PLL模拟锁相环、DLL数字锁相环)产生,不要求时钟信号相位相同; 同时钟域时

    2024年02月15日
    浏览(31)
  • 数字电路09-同步时序电路

    输出不仅取决于当前的输入,还取决于电路原来的状态,具备这种特点的电路称为时序逻辑电路,简称时序电路 时序电路有2个显著特点 第一,常常包含存储电路和组合电路 第二,存储电路的输出一般反馈到组合电路的输入,共同决定组合电路的输出 时序电路框图普遍形式

    2024年02月10日
    浏览(34)
  • ad+硬件每日学习十个知识点(26)23.8.6 (DCDC的降压电路、升压电路、降压-升压电路,同步整流,选型考虑同步、隔离)

    答:这里开关是MOS管还是三极管都可以,主要是凭借PWM波进行通断控制,当输出比输入小的时候,Vo=Vin*占空比,比如输入12V,想要输出3V,那就把占空比调成四分之一。 电感是用来在开关断开的时候,输出电流,电容是为了让变化变缓,这时候走的是电感-电阻-二极管的回路

    2024年02月12日
    浏览(51)
  • 前端项目部署自动检测更新后通知用户刷新页面(前端实现,技术框架vue、js、webpack)——方案一:编译项目时动态生成一个记录版本号的文件

    当我们重新部署前端项目的时候,如果用户一直停留在页面上并未刷新使用,会存在功能使用差异性的问题,因此,当前端部署项目后,需要提醒用户有去重新加载页面。 vue、js、webpack 编译项目时动态生成一个记录版本号的文件 轮询(20s、自己设定时间)这个文件,判断版

    2024年02月02日
    浏览(64)
  • 【FPGA】Verilog:时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

    前言: 本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载 示例:触发器电路    ​ 功能特性: 采用 Xilinx Artix-7 XC7A35T芯片  配置方式:USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度  存储器:2Mbit SRAM   N25Q064A SPI Flash(样图旧款为N25Q032A) 通用IO:Sw

    2024年02月11日
    浏览(39)
  • MobaXterm使sftp目录与cmd目录同步

    这里我们会选择内存占用较低的MobarXterm作为SSH客户端,其官网地址: https://mobaxterm.mobatek.net/ 安装完成后界面如图所示: 点击session按钮,进入会话管理: 在弹出的session管理页面中,按照下图填写信息并保存: 点击OK后会提示你是第一次连接,询问你是信任连接的服务: 选

    2024年02月07日
    浏览(38)
  • Linux服务器同步Windows目录同步-rsync

    最近需要,Linux的服务器同步Windows的一个目录。查了下,大概有三种方法:网盘同步;rsync同步;挂载目录。 网盘同步,可以选择搭建一个Nextcloud 。但是问题在于,我需要的是,客户端和服务端的同步,而不是客户端和客户端的同步。服务端没有界面,安装客户端的网盘软件

    2024年02月11日
    浏览(62)
  • Boost电路实战详解!(高效率同步整流,PID闭环追踪)

    提示:若想实战演练,请先熟悉文章操作流程哦,不然会有危险!! 我建了一个群,分享我个人做项目的经历和资源,纯个人爱好,一切免费,看自己空闲时间答疑,有想法的可以加QQ群280730348 大家好!鸽了两个月的电路博主回归啦,这段时间一直在忙研究生开学的事儿,也

    2024年02月03日
    浏览(49)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包