硬件基础——锁存器

这篇具有很好参考价值的文章主要介绍了硬件基础——锁存器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

双稳态

在电子电路中。双稳态电路的特点是:在没有外来触发信号的作用下,电路始终处于原来的稳定状态。在外加输入触发信号作用下,双稳态电路从一个稳定状态翻转到另一个稳定状态。由于它具有两个稳定状态,故称为双稳态电路。双稳态电路在自动化控制中有着广泛的应用。

这里的两个稳定状态,指的是有0和1两种状态。重点在“稳态”。

在电子电路中,双稳态器件是存储器件的基本模块,具有记忆一位二值信号的功能,只要没有新的输入,那么输出端的状态就会一直保持。

SR锁存器

Set-Reset Latch,置位-复位锁存器。

SR锁存器(Set-Reset Latch)属于静态存储单元的一种。一般由两个或非门或者与非门组成。

所谓的锁存,就是说当前的状态不受输入端的影响。

本文以或非门为例,与非门组成的锁存器和或非门组成的锁存器原理、特性表相似。

电路图如下所示:

硬件基础——锁存器

SR锁存器电路的基本特点是,两个或非门的输出又返回作为另一个或非门的其中一个输入。

Q和Q'是输出端,并且定义Q=1、Q’=0为锁存器的1状态;反之,Q=0、Q’=1为锁存器的0状态。

SD与RD称为输入端,SD称为置位端或置1输入端;RD称为复位端或置0输入端。

RD=1、SD=0时:

硬件基础——锁存器

我一直有个疑问,像这种有反馈连接的电路怎么分析呢?比如,RD=1时也不知道另一个输入是什么状态,咋确定Q?同理,我先分析SD=0时,也不知道另一个输入是啥。

其实,我们主要是分析输出会不会受输入的影响。

首先,分析一个或非门,以G1为例:

假设G1的下引脚是0,那么R为1时,Q为0,当R变成0时,Q就会变成1。

显然,输出会受输入的影响。

接下来,我们分析锁存器电路。

一开始,Q=0,很容易能分析出来,当R改变时,Q不受影响,以此完成了锁存功能。

但并不是所有R和S的所有变化都能锁存。

具体的特性表如下:

SD RD Q Q*
0 0 0 0
0 0 1 1
1 0 0 1
1 0 1 1
0 1 0 0
0 1 1 0
1 1 0 *
1 1 1 *

其中Q代表原来锁存器的状态(初态),Q*代表锁存器新的状态(次态)。

这个特性表的意思是,初态在遇到相应的SD和RD条件时,会变成相应的次态。

这里的初态和次态,指的都是Q端的状态,具体见上方锁存器的1态和0态定义。

比如,当SD和RD都变成0时,处于锁存状态:

硬件基础——锁存器

锁存器的作用

1、缓存;

2、完成高速的控制器和慢速的外设不同步问题

3、解决驱动的问题;

4、解决一个I/O口既能输出也能输入的问题。

优点:面积小,速度较快;

缺点:电平触发,非同步设计,受布线延迟影响大。

74HC573芯片

百度上好多零散的资料也不知道对不对,最好的方法是查看芯片手册,重点关注真值表。

硬件基础——锁存器

74HC573芯片是一个锁存器,简单来说就是由输入引脚Dx来控制输出引脚Qx(X等于0-7)。OE和LE影响Dx控制Qx的结果。

硬件基础——锁存器

高阻态可以理解成电阻无穷大,相当于断路。
当OE(output enable:输出使能)为L,LE(latch enable:锁存器使能)为L时74HC573工作在锁存模式,此时Qx的输出被锁存(进入锁存状态之前是高就一直是高,是低就一直是低,这就叫锁存。),这就是锁存器的作用。

当OE为L,LE为H时74HC573工作在跟随模式,此时Qx的输出跟随Dx的输入变化而变化。此时逻辑上可以认为74HC573是透明的。文章来源地址https://www.toymoban.com/news/detail-460484.html

到了这里,关于硬件基础——锁存器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • SR锁存器与D锁存器设计与建模

    ⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。 🔥文章和代码已归档至【Github仓库:hardware-tutorial】,需要的朋友们自取。或者公众号【AISha

    2024年02月02日
    浏览(29)
  • FPGA之 寄存器、触发器、锁存器

    每个slice有8个存储元素,每个存储元素如下图所示:  其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX, BFFMUX, CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX, BX, CX或DX输入绕过函数发生器的 BYPASS slice输入直接驱动。当配置为锁存

    2024年01月18日
    浏览(43)
  • 锁存器、D触发器、寄存器理解

    1、锁存器        锁存器对脉冲的电平敏感,也就是电平触发,在有效的电平下,锁存器处于使能状态,输出随着输入发生变化,此时它不锁存信号,就像一个缓冲器一样;在锁存器没有使能时,则数据被锁住,输入信号不起作用,此时输出一直为锁存的状态信息(锁存最后

    2024年02月09日
    浏览(30)
  • 【STM32】锁存器

    在学习FSMC控制外部NOR存储器时,看到在NOR复用接口模式下,AD信号[15:0]是复用的。也就是说,若不使用锁存器:当NADV为低时,ADx(x=0…15)上出现地址信号Ax,当NADV变高时,ADx上出现数据信号Dx。若使用锁存器:可同时在ADx上得到Ax和Dx。 复用模式:低16位数据/地址线复用。在该模

    2024年02月10日
    浏览(30)
  • 锁存器&触发器

    目录 一、锁存器(Latch):电平敏感1/0,是数字电路中的一种具有记忆功能的逻辑元件 二、触发器(Flip-Flop,FF):在时钟信号触发时才能动作的储存单元。 2.1 SR触发器:Q*=S+R\\\'Q, SR=0(约束条件)  2.2 JK触发器:Q*=JQ\\\'+K\\\'Q 2.3 T触发器:Q*=TQ\\\'+T\\\'Q 2.4 D触发器:Q*=D  三、触发器与锁

    2024年01月19日
    浏览(37)
  • FPGA之锁存器(Latch)

    latch 是指锁存器,是一种对脉冲 电平 敏感的存储单元电路。锁存器和寄存器都是基本存储单元,锁存器是电平触发的存储器,寄存器是边沿触发的存储器。两者的基本功能是一样的,都可以存储数据。锁存器是组合逻辑产生的,而寄存器是在时序电路中使用,由时钟触发产

    2024年02月11日
    浏览(26)
  • FPGA设计中锁存器产生、避免与消除

      锁存器的产生主要有以下两种情况:(1)组合逻辑中使用保持状态;(2)组合逻辑中的if-else语句或case语句未列出所有可能性;   对于组合逻辑中,如果使用if-else语句,未补全else语句,则默认在其他条件下,数据均保持为原来的状态,那么也会产生锁存器。   而

    2024年02月03日
    浏览(31)
  • 数字电路中有关latch锁存器的心得

    锁存器( latch)是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电 平值,尽当锁存器处于使能状态时,输出才会随着数据输入发生变化。 锁存器不同于触发器,锁存器在不锁存数据时,输出端的信号随输入信号变化,就像信号通过一 个缓存器一

    2024年02月06日
    浏览(35)
  • verilog学习笔记6——锁存器和触发器

    2023.8.15 信号高电平有效 R :复位端 S :置位端 表达式: Q = S + R\\\' Qn 约束条件:SR=0,也就是SR不能同时为1 信号低电平有效 R :复位端 S :置位端 表达式: Q = S\\\' + R Qn 约束条件:S+R=1,也就是SR不能同时为0 E = 0 :锁存器保持不变,锁住 E = 1 :相当于正常得SR锁存器 把S取反接到

    2024年02月12日
    浏览(36)
  • 「FPGA」基本时序电路元件——锁存器和触发器

    FPGA是一种数字电路实现的方式,它是基于小型查找表(16X1)设计的,它的兄弟CPLD是基于高密度复杂组合逻辑设计的。FPGA的一个优点是触发器资源丰富,适合实现复杂的时序设计。本文将从 门级电路 的角度来介绍时序电路的基本结构,锁存器(Latch)和触发器(flip-flop)。

    2024年02月11日
    浏览(44)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包