FPGA的电源供电

这篇具有很好参考价值的文章主要介绍了FPGA的电源供电。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

1、供电要求

 2、PCB设计的电源和地叠层分布

3、退耦电容


电源供电看似微不足道,但对于特定的FPGA应用来说却并非如此。如果FPGA周围缺乏足够退耦,将会显著降低FPGA设计的可靠性。更为糟糕的是,大部分问题都不是那种可以容易复现且在实验环境下也很难发现的(尤其是在没有很好理;解故障本质时出现的问题)。最可怕的故障就是那种无法复现的故障。

1、供电要求

现代FPGA的封装都非常小,而且通常都需要多种供电电压和复杂的供电要求。虽然可以找到很多关于供电方面的应用文档和白皮书,但目前还没有针对每一个FPGA应用都非常完美的供电和退耦方案。原因就在于FPGA本身可以被广泛地配置成各种不同的功能、I/O标准以及系统时钟速率,对应这些不同配置的电源要求可能会不同。处于电磁屏蔽环境下的小型低速器件将不会对供电有显著影响,而且过多的退耦将只会增加不必要的成本。相反,那些有高电磁干扰或由高速信号产生过度瞬变的应用对系统供电会产生重大影响,而且如果对这些影响考虑不周将会导致器件出现故障。

不同器件之间,FPGA对于供电的整体要求会有差异,但是除了这些不同要求外,还有单调性、软启动、电压爬升控制(最小和最大爬升时间)、峰峰值纹波、变化波动率、用于时钟管理的干净电源以及上电顺序和跟踪等供电要求是值得在此进行讨论的。

单调性(或线性)要求,是指在上电过程中,电源轨是单调爬升而不会掉头往下掉(也称单调非负特性)。也就是说,电源必须始终具有正斜率(或零斜率)。例如,图1-8显示了一个电源的时域曲线。从图中可以看到,该电源就违反了上述原则。作为比较,再看图1-9中的曲线,该曲线显示此电源具有个单调爬升曲线,曲线斜率总是正的(或者更精确地说是非负斜率,或曲线具有非减特性)。

FPGA的电源供电

软启动要求是指在FPGA上电时定义了可以提供给FPGA的浪涌电流,或者说定义了电源上电时的输出浪涌电流。目前市面上很多电源模块都内置了软启动功能,如果所选择的电源内部并无此功能,那么可以在PCB.上添加一个外部电路来满足这一要求。

图1-10所示为一个典型的软启动电路,如果电源电压爬升太快,导通晶体管栅极_上的极性将会自我调整以增大供电电源的输出阻抗,从而可以降低电源电压的爬升速度。该功能模块也直接关系到FPGA对电源的爬升时间的要求。

FPGA的电源供电

 最大和最小爬升时间要求定义了FPGA上电过程中供电电压的上升速率。电压爬升太快将会导致前述的浪涌状况:而如果爬升太慢,则会使电压长时间徘徊在阈值电压附近,从而可能使器件无法正确复位,如图1-11所示。

FPGA的电源供电

 对于一些如时钟控制等敏感的模拟元件来说,有时候对供电电压纹波的变化率有一定的要求,如图1-12所示。换句话说,电源输出必须足够干净,必须滤除某个阈值范围以上的所有高频分量

FPGA的电源供电

敏感的模拟电路要求干净的供电,通常需要使用线性电源,尤其是那些在电源轨上滤除了主要高频分量的电源器件( 整个带宽内只剩线性电压自身)。举例来说,FPGA的PLL、Transceiver等 模块中模拟部件都要求单独使用线性电源供电。

通常来说,一个好的设计应该像图1-13那样,给电源供电设计加入电压上电顺序和电源跟踪。这来源于FPGA的I/O电压必需要在核心电压上电以后才能上电的基本规律。大部分IC包括FPGA都会有内置的电路以防止未知逻辑值被驱动到输出的灾难性故障发生,但是这些问题不会总是能被成功消除(不管器件手册怎么说),而且作为一个好的设计行为,FPGA核心电压就应该在I/O上电之前上电。

FPGA的电源供电

 2、PCB设计的电源和地叠层分布

FPGA的电源供电

 FPGA的电源供电

FPGA的电源供电 

FPGA的电源供电 

FPGA的电源供电 

3、退耦电容

 退耦电容可以在电源轨波动时为其提供少量的瞬态能量。大部分PCB设计者在培训的时候都被告知要为电源添加电容,而且要考虑将这些电容放到靠近IC电源引脚位置。问题是,很多时候设计者(特别是FPGA设计者)并未完全理解如何添加这些电容,所以电源退耦策略并未被正确执行,且浪费了并未给电路带来任何实际好处的电容。举例来说,很多设计者只是简单地给供电电源添加一种类型的电容,然后在PCB上所有的电源引脚附近复制这种动作。通常大家会在PCB周围广布o.1μF的电容,这样就为电源稳压器输出放置了大容量电容。还有-些其他PCB设计者会使用各种尺寸的电容,但是却没有理解为什么要添加这些电容,他们只是按照经验以一定比例使用这些电容,而不是比较恰当地使用这些电容以获取最佳的退耦效果。

Xilinx已经发布了一个关于电源分配系统(PDS)设计的应用手册,即XAPP623。同样,Altera也发布了类似的PCB电源分配网络(PDN)设计应用手册,即AN574。建议读者学习这些手册以深入理解本节主题。后面将详细描述可能会发生在FPGA设计者身上的这些问题。

FPGA的电源供电

FPGA的电源供电 

FPGA的电源供电 

 本文来自《FPGA设计实战演练》文章来源地址https://www.toymoban.com/news/detail-460533.html

到了这里,关于FPGA的电源供电的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA选型--电源设计(详细讲解了电源设计过程)

    备注:本次设计以 XCZU28DR-2FFVG1517E 为例,其他系列的电源设计类似。 赛灵思 Zynq® UltraScale+™ RFSoC 支持 -2 和 -1 速度等级,其中 -2E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的 VCCINT 电 压工作,专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1

    2024年02月03日
    浏览(41)
  • 使用PMOS管构建电源延时供电电路

    最近一个项目对TYPE-C识别有特殊设计,需要在USB插入时和拔出时对两路CC上拉电源做延时1s上电或关断。如果不做延时,有可能导致USB识别失败。通过测试用以下两个电路可以满足要求。  图1的延时时间通过C250,C251,R90来调整,VBUS断开后利用C250,C251储存的电压,来给Q2的栅极提

    2024年02月13日
    浏览(38)
  • iphone5s基带部分电源部分主主电源供电及

    时序: 1.,基带电源的供电,基带电源也叫pmu。 首先时序图说电池提供供电,电池是J6接口,视频习惯把接口称之为座子。查U2_RF芯片,发现供电信号为PP_BATT_VCC_CONN,但是没查到跟电池座子有关系,电池座子写的是PP_BATT_VCC,也没有发现PP_BATT_VCC转化为PP_BATT_VCC_CONN信号,怎么回事

    2024年01月20日
    浏览(38)
  • Xilinx FPGA电源设计与注意事项

    1 引言 随着半导体和芯片技术的飞速发展,现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源,使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。当采用FPGA进行设计电路时,大多数FPGA对上电的电源排序和上电时间是有

    2024年02月02日
    浏览(44)
  • 台电x80HD 安装linux系统,可调电压电源供电,外网访问、3D打印klipper固件

    一、系统安装     参照https://blog.csdn.net/gangtieren/article/details/102975027安装     安装过程遇到的问题:     1、试了 linux mint 21 、ubuntu20.04 、ubuntu22.04 都没有直接安装成功,u盘选择安装进入系统后一直黑屏,只有ubuntu18.04 选择后稍等一会后进入安装。     2、安装成功后,

    2024年02月10日
    浏览(135)
  • 【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算

    共面波导(CPW) :在介质基片的一个面上制作出中心导体带,并在紧邻中心导体带的两侧制作出导体平面,这样就构成了共面波导,又叫共面微带传输线。 共面微带传输线主要用在射频电路、射频信号线和微波信号线上。 接地共面波导(CPWG) :再CPW底面增加一个接地平面

    2024年02月16日
    浏览(45)
  • Altium Designer(AD)软件使用记录05-PCB叠层设计

    正片就是平常用在走线的信号层,既走线的地方是铜线,用Polygon Pour进行大块敷铜填充。 负片正好相反,既默认敷铜,走线的地方是分割线,也就是生成一个负片之后整一层就已经被敷铜了,要做的事情就是分割敷铜,再设置分割后的敷铜的网络。 AD中直接用Line,快捷键P

    2023年04月09日
    浏览(48)
  • FPGA-常用电平标准介绍、LVDS供电注意事项

    电平标准等事项,做个笔记 三极管单端输出 如串口模块:USB转TTL;FPGA板子上的 I/O口电平标准。 只有几十MHz,工程中基本不用了。 单端:信号由一根导线输出,+5/3.3V为高电平,0为低电平。 MOS管单端输出,功耗低,翻转快。 工程实际一般适用于小于200MHz或者小于150MHz LVDS是

    2024年02月21日
    浏览(50)
  • 【DCDC电源电路不满足最小导通时间要求导致输出纹波过大问题】

    二级BUCK电源电路,DCDC 芯片输入5V,输出0.74V,开关频率2.1MHz。工作在FCCM模式。 如下图1所示: 1、测试发现输出电压纹波超过100mV,纹波频率约94kHz。不满足后级芯片对纹波噪声的要求。如下图 2、如下图,同时测量SW管脚信号和输出信号。其中绿色是DCDC的SW管脚信号,黄色是

    2023年04月09日
    浏览(32)
  • 无线充,大功率小家电,智能家居,无人机快速充电等产品供电 LDR6328S芯片TYUPE-C PD诱骗电压 USB-C解决PD电源取电问题

    LDR6328S 是乐得瑞科技有限公司开发的一款兼容 USB PD、QC 和 AFC 协议的 Sink 控制器。 LDR6328S 从支持 USB PD、QC 和 AFC 协议的适配器取电,然后供电给设备。比如可以配置适配器输 出需要的功率,给无线充电器设备供电。LDR6328S 也兼容传统 USB 电源适配器 。 LDR6328S PD诱骗协议芯片

    2024年02月04日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包