vivado安装、仿真、综合与部署

这篇具有很好参考价值的文章主要介绍了vivado安装、仿真、综合与部署。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

本文介绍基于windows系统的vivado安装流程,以及基本使用方法。

安装

打开Xilinx vivado的官方网站,点击进入网站底部的“下载与许可”选项。
vivado安装、仿真、综合与部署
在“Version”下可以选择需要下载的版本,更早的版本可以在“Vivado 存档”选项下找到。
vivado安装、仿真、综合与部署
选择需要下载的版本,并且选择windows环境下vivado下载器。
vivado安装、仿真、综合与部署
第一次下载需要注册AMD账号。注册登录后,需要填写相关信息,此处可以随意填写。完成后即可下载vivado下载器。
vivado安装、仿真、综合与部署
打开vivado下载器,输入刚才注册的账号密码,并且选择Vivado HL System Edition进行安装。
vivado安装、仿真、综合与部署
等待vivado下载完成。

仿真

打开vivado,选择“Create Project”。
vivado安装、仿真、综合与部署
设置项目名称,项目保存的地址。
vivado安装、仿真、综合与部署
选择RTL Project
vivado安装、仿真、综合与部署
空项目创建完成后,在“sources”中右键选择“Add Sources”添加源文件。
vivado安装、仿真、综合与部署
选择相应的源文件,点击右侧“Run Simulation”进行仿真。
vivado安装、仿真、综合与部署

综合与部署

检查过仿真出的波形后,现在需要编译烧写到开发板中。

开发板信息

使用的开发板为NEXYS A7,在综合与部署前,需要查阅相关手册,确定开发板上引脚信息,例如,NEXYS A7中E3引脚对应了板载晶振,在编写约束文件时,需要将引脚和自己编写的顶层文件的输入输出端口对应。

项目信息

编译烧写项目的构建流程和上述仿真类似,不同的是为了后续编译烧写现在需要选择开发板型号,如下图所示,本文采用的NEXYS A7开发板选择的型号为xc7a100tcsg324-1
vivado安装、仿真、综合与部署

编写约束文件

项目创建完毕后,和上述仿真流程一样,导入编写好的verilog文件,同时,需要编写约束文件(constraints),该文件的的后缀为XXX_constraint.xdc,目的是将开发板引脚和自己编写的顶层文件的输入输出端口对应。下图为约束文件示例。

## This file is a general .xdc for the Nexys4 DDR Rev. C
## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## Clock signal
set_property -dict { PACKAGE_PIN E3    IOSTANDARD LVCMOS33 } [get_ports { clock }]; #IO_L12P_T1_MRCC_35 Sch=clk100mhz
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {clock}];

## LEDs
set_property -dict { PACKAGE_PIN H17   IOSTANDARD LVCMOS33 } [get_ports { led }]; #IO_L18P_T2_A24_15 Sch=led[0]

如图所示,设置了用户编写文件中的clock端口led端口与开发板上引脚的对应关系,PACKAGE_PIN为引脚,IOSTANDARD为电压标准。查阅NEXYS A7手册,开发板上E3对应晶振/时钟,H17对应LED灯,所以将clock端口E3相连,led端口H17相连。

编译与烧写

在vivado右侧选择Generate Bitstream,vivado会自动进行综合(Synthesis)部署(Implementation)
vivado安装、仿真、综合与部署
完成后,将开发板通过USB线连接电脑,在vivado右侧选择Auto Connect连接开发板,并且选择Program device,烧写电路。
vivado安装、仿真、综合与部署
vivado安装、仿真、综合与部署文章来源地址https://www.toymoban.com/news/detail-462172.html

到了这里,关于vivado安装、仿真、综合与部署的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

    微信公众号上线,搜索公众号 小灰灰的FPGA ,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等 源码工程链接 https://download.csdn.net/download/m0_50111463/88529260

    2024年02月10日
    浏览(61)
  • 基于Verilog的mips指令集单周期/五级流水cpu,modelsim/vivado仿真设计 设计

      1、了解提高CPU性能的方法。 2、掌握流水线微处理器的工作原理。 3、理解数据冒险、控制冒险的概念以及流水线冲突的解决方法。 4、掌握流水线微处理器的测试方法。 设计一种五级流水线的基于MIPS指令集的处理器,其可支持部分指令,能够处理指令相关和数据相关,使

    2024年02月12日
    浏览(42)
  • 基于HCL的​​​​​​​网络规划与部署综合实训报告

            本次实验是对之前有关网络规划与综合部署的综合实验,适合入门的同学们进行学习,该实验选择了使用华三模拟器进行,希望能够帮助大家了解相关的指令。         ① 掌握网络规划和设计的基本流程         从需求分析开始做起,逐步考虑网络拓扑、

    2024年02月16日
    浏览(68)
  • VIVADO 综合优化掉模块或者综合太长的原因

    1.首先,不要怀疑综合工具,大概率自己写的代码有问题。 2.直接进入正题,在综合后的原理图中模块被综合优化掉了,附图如下: 可以看到,图中的输入信号没有接到模块内部。  3.解决方法 (1)从例化入手,看例化信号有没有定义正确,例化端口正确不。 (2)从代码入

    2024年02月11日
    浏览(82)
  • FPGA设计入门:Vivado综合简介

    FPGA设计入门:Vivado综合简介 FPGA是一种基于可编程逻辑器件的数字电路设计技术,可以通过编程实现各种电路功能。Vivado是Xilinx公司推出的一款开发工具,可以用来对FPGA进行综合、布局、布线、生成比特流等操作。本篇文章将从Vivado综合的基本流程入手,详细介绍如何使用

    2024年02月09日
    浏览(46)
  • Vivado综合报错及解决方法

    在使用Vivado进行程序综合过程中,全编译报错,如下图: [Chipscope 16-302]Could not generate core for dbg_hub.Aborting IP Generate operaion.The current Vivado temporary directory path. ............ 报错原因: 工程文件夹名称太长,缩短工程文件夹名称如下图。   解决方法: 缩短工程文件夹名称,重新编

    2024年02月12日
    浏览(60)
  • 【ROS仿真实战】Gazebo仿真平台介绍及安装方法(一)

    Gazebo仿真平台是一个广泛应用于机器人研发、测试和教育等领域的开源软件。它可以模拟机器人的运动、感知和控制等行为,并提供了丰富的物理引擎、传感器模拟和ROS集成等功能,使得使用者可以高效地进行机器人仿真和开发。本文将介绍Gazebo仿真平台的基本概念和安装方

    2024年02月10日
    浏览(44)
  • Vivado综合生成BRAM及与LUTRAM的区别

    使用vivado中的BRAM可以通过例化 Block Memory Generator 这一ip并进行相关的设定。 另外可以通过直接编写符合BRAM规范的代码,借助综合工具直接将其综合为BRAM。这时需要通过 (*ram_style=\\\"block\\\"*) 对 array 进行修饰。 下面给出一种看似可以综合为BRAM的示例。 上述代码虽然用 (*ram_style

    2024年02月15日
    浏览(44)
  • vivado 设置综合synthesis支持system verilog

    在用vivado综合代码时,发现utilization资源利用率很少,查了一下各个模块的LUT使用情况,发现只有.v  ,而没有.sv文件。查了下原因主要是synthesis缺少了选项。 1、design sources中右键相关source files的属性选择type为SystemVerilog  2、右键synthesis,选择setting,在More Options选项处 加上指

    2024年02月12日
    浏览(90)
  • 关于Windows vivado综合卡死的问题

    在综合一个比较简单的工程时发现,在做了些许改动之后(添加了ila),发现综合长时间卡死在第一步(running synth_design),这是相当异常的,因为之前短时间内完成综合并能生成比特流。 起初认为是ila的原因,于是尝试减少ila抓取信号的depth、减少interface数量甚至直接去掉

    2024年02月15日
    浏览(73)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包