zynq7000系列芯片介绍

这篇具有很好参考价值的文章主要介绍了zynq7000系列芯片介绍。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

ZYNQ从架构上可以划分为两大模块,一个是PS(处理器系统),另一个是PL(可编程逻辑)
PS由APU、内存接口、IO外设、互连线4大模块组成。

1、APU(Application Processor Unit)应用处理单元
即PS【可编程逻辑里面最最核心的东西】,它由两个双核心的Cortex-ARM A9、一些缓存和存储组成。
APU里面有几个比较重要的部分:

一个是ACP,全名Accelerator Coherency Port,加速器一致端口,作用是允许从PL到CPU存储空间的一致性访问,
另外一个是DMA,全名直接存储访问,它支持多种传输模式:内存到内存,内存到外设,外设到内存,有8个通道
下一个是中断控制器,GIC,通用中断控制器

2、内存接口
Memory Interfaces,包括两部分:一个是动态内存控制器(dynamic memory controller),一个是静态内存控制器(static memory controller)

3、IO外设(I/O Peripherals)
USB 2.0 OTG、Ethernet、CAN、SD/SDIO、SPI、UART、I2C、118个GPIO bit

4、互连线
APU、IOP、和内存单元互相连接,并通过一个多层的AXI互连线与PL连接

PS接口

PS外部接口

PS外部接口使用一些不能被赋值为PL引脚的专用引脚,包括:

- 时钟、复位、启动模式和参考电压

- 54个专用的多路复用引脚,可以通过软件来配置使其连接到任意的内 部I/O外设或静态内存控制器

- 32bit或16bit的DDR2/DDR3内存

PS-PL接口

进行数据通信的AXI 接口

- 2个32-bit的AXI控制接口

- 2个32-bit的AXI从属接口

- 4个64/32-bit的AXI从属接口来直接访问DDR内存和OCM,这个端口被称为高性能AXI端口

- 1个64-bit的AXI从接口(ACP PORT)支持到CPU内存的一致性访问

DMA、中断、事件信号

EMIO允许未映射的访问PL I/O

时钟和复位

- 4个PS时钟输出到PL进行开始、停止控制

- 4个PS复位输出到PL

配置和其他

- 处理器配置访问端口(PCAP)支持完全和部分PL配置,以及安全的PS启动镜像加密和认证

- XADC接口

- JTAG接口

关于高性能AXI端口,结构图如图1所示:

zynq7000系列芯片介绍

可以看出,有两个连接到DDR控制器,另一个连接到多端口的片上存储

PL部分包含:
- 可配置逻辑块
- 36Kb块RAM
- DSP切片
- 可编程IO块
- XADC
- PL可配置模块

图2是详细的信息,红色矩形所示是zedboard的PL部分的详细参数

Zynq-7000 EPP系列产品支持4GB的内存空间,详细组织方式如图3所示

对于ZEDBOARD而言,由于其开发板配置了512MB的DDR3内存芯片,故其实际的DDR地址范围是0x00000000~0x1FFFFFFF。

zynq7000系列芯片介绍

zynq7000系列芯片介绍文章来源地址https://www.toymoban.com/news/detail-462735.html

到了这里,关于zynq7000系列芯片介绍的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Xilinx Zynq-7000系列XC7Z035/XC7Z045高性能SoC处理器评估板PS端ETH RJ45接口

    (数据手册见Datasheet目录) ZYNQ7035 PS端ETH RJ45接口 评估板XQ6657Z35-EVM ,ZYNQ XC7Z035/45的PS端 引出了1路千兆网口,其引脚定义如下图:

    2024年02月12日
    浏览(38)
  • Xilinx ZYNQ 7000学习笔记三(小结)

    ZYNQ 7000的启动模式由外部引脚决定的,5个模式引脚MIO[6:2]用于配置NAND flash、并行NOR flash、Serial NOR (Quad-SPI)、SD flash以及JTAG 一共5种启动模式。具体而言就是复位时,zynq-7000 SOC对下述引脚进行连续3个时钟周期采样。复位采样MIO[6:2]并将采样的模式值保存到系统级控制寄存器SL

    2024年02月09日
    浏览(43)
  • XILINX ZYNQ 7000 AXI总线 (二)

    了解了AXI 的大部分内容后,开始做一个实战,就是完成AXI 结构的输入输出搭建。 一.创建一个IP 3. 4. 5. 6.选择AXI FULL,创界主接口和从接口 7. 8.可以看到XILINX AXI FULL 的源代码 二.创建一个新的工程,把IP导入到这个工程 2.创建 block design 放入两个AXI IP 三 设计 创建两个 接口进行

    2024年02月16日
    浏览(55)
  • ZYNQ7000 SPI LCD与Petalinux

    ZYNQ内部集成两个ARM Cortex A9核心,Xilinx也推出了Petalinux工具,与Vidado搭配可以方便地完成Linux的uboot、kernel、rootfs部署。 开发板上集成了HDMI,但是需要在FPGA中实现逻辑,但是实现之后占用了7010快一半的资源,多少有点离谱,而且HDMI还是不方便,所以就用linux内核中的fbtft驱动

    2024年02月10日
    浏览(35)
  • Xilinx ZYNQ 7000学习笔记一(复位和启动)

    参考文献:Zynq-7000 SoC Technical Reference Manual (UG585)-ch26 Reset System zynq7000复位信号源包括硬件复位、看门狗定时器、JTAG控制器复位信号和软件复位信号。其中,硬件复位引脚由上电复位信号PS_POR_B和系统复位信号PS_SRST_B驱动。在PS中,有3个看门狗定时器可用来产生复位信号;JTA

    2024年02月06日
    浏览(80)
  • xilinx zynq7系列加载器无法连接的原因&测试xilinx Zynq7开发板的加载器和芯片是否正常的快速方法

    1.硬件部分 首先将加载器与PC机和开发板的连接好 pc端直接插在usb接口上即可 1.1开发板侧,连接如下图 1.2连接Jtag 绿色写的是JTAG的标识,连接线有凹槽的方向朝内,红色圈出部分 这些加载线在买开发板的时候都是有附带的,如果没有的话,去某宝上买也很方便。 2.软件测试

    2024年02月12日
    浏览(40)
  • zynq7000学习(1)——vivado环境下PL配置

    一、新建工程:       现开发板型号为xc7z100ffg900-2  选择芯片 (选择芯片7100的话,就输入xc7z100  后面的-1和-2是速度等级), 更改项目名为system 。 Create Block Design (创建模块化的设计)——设置设计名称为system。     这时会出现design窗口和source窗口、画布窗口,source中出

    2024年02月13日
    浏览(56)
  • ZYNQ7000 PL与PS交互(一): PL到PS中断的使用与实现

    翻译以xilinx用户手册ug585,知道ZYNQ7000有几类中断即可。 PS基于ARM架构,使用了两个Cortex-A9处理器和GIC PL390中断控制器。中断结构与CPU密切相关,并接收来自IO外设和可编程单元PL的中断请求。 本章主要信息: 私有、共享和软件中断。 GIC功能介绍 中断优先级和处理 1.1.1 Zynq 中

    2024年04月15日
    浏览(51)
  • MachXO2系列 FPGA LCMXO2-7000HC-4TG144C-可编程逻辑器件介绍

    莱迪思深力科MachXO2系列LCMXO2-7000HC-4TG144C是高度可配置的串行逻辑器件(PLD),具有低误差,具有和高系统集成等特性。MachXO2系列逻辑密度增加了3倍,嵌入存储增加了10倍,静态降低100倍,而成本降低30%,因此广泛使用在系统中应用如通信架构,计算,高端工业和高端医疗以

    2024年02月10日
    浏览(38)
  • FPGA解码MIPI视频:Xilinx Zynq7000中端FPGA,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持

    FPGA解码MIPI视频:Xilinx Zynq7000高端FPGA,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持 FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了,MIPI解码难度之高,令无数英雄竞折腰,以至于Xilinx官方不得不推出专用的IP核供开发者使用,不然太高端

    2024年02月22日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包