MIPI C-PHY 与 D-PHY

这篇具有很好参考价值的文章主要介绍了MIPI C-PHY 与 D-PHY。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

MIPI:即移动产业处理器接口(Mobile Industry Processor Interface 简称MIPI)联盟;是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。

CSI:MIPI-CSI-2协议是MIPI联盟协议的子协议,专门针对摄像头芯片的接口而设计,目前CSI协议有两个版本协议,分别为CSI-2和CSI-3;CSI-2物理标准有两个,分别为C-PHY和D-PHY;CSI-3协议的物理标准对应M-PHY,且应用层协议栈还需要连接Uni-Pro层,属于高速Serdes范畴,应用不那么广泛。

DPHY:具有时钟线,源同步系统,一般是1/2/4对差分数据线,电流驱动型,单信号幅度一般是200mV,差分幅度为400mV左右,以Byte为单位进行数据传输,一个UI是1bit,采用DDR方式传输,即时钟的上下沿都有数据。主从结构,根据传输方向可以分为前向通道和反向通道。

1)HS高速模式,传输突发数据,同步传输,差分,电压为200mV左右,速率范围为80Mbps-1000Mbps。最小单位为1个字节,采用小端的方式即LSB first,MSB last。有两种状态HS-0、HS-1。

2)LP低功耗模式,传输指令,异步传输,单端,电压为1.2V左右,没有时钟线,时钟通过两个线异或而来,速率10Mbps,最小单位为1个字节,同样采用小端。

六种状态及传输时序图如下所示:

MIPI C-PHY 与 D-PHY

MIPI C-PHY 与 D-PHY

MIPI C-PHY 与 D-PHY

CLK Lane也会有一个LP11→LP01→LP00的时序,从而进入HS模式。在CLK Lane进入HS模式后,Data Lane才从LP向HS模式切换。Master端传输时钟信号,Slave端根据传来的时钟对data lane引脚进行采样获取数据。在Data Lane上进行数据传输时,一开始发送SoT(start of transmission)信号,然后发送数据payload,最后以EoT(end of transmission)结束,这样为一个完整的物理层上的数据包。接收端通过SoT和EoT识别数据包并获取payload,然后交给上层解析。如果是连续时钟模式,CLK Lane不会切换到LP状态,如果是非连续时钟模式,没传完一帧图像,将会从HS切换到LP,再进行传输下一帧图像时,再从LP切换到HS。

C-PHY:C-PHY中的C表示bandwidth limited channels,即带宽受限通道。采用了三相符号编码的技术,通过三根线传输,提升带宽,最多3组线,共9根线,支持1/2/3组形式,一般常用的16M摄像头2组线即可,更高的可能需要用到3组线。因为C-PHY不传输时钟,必须CDR先恢复时钟,然后再用恢复的时钟采样数据并寻找同步头,最后还需要进行数据解码恢复出最初的发送的内容(发送端的过程相反)

MIPI C-PHY 与 D-PHY

C-PHY一组有三根线,电平也有三种,分别为3/4,2/4,1/4电平,定义了6种状态。但是传输的数据是状态之间的变化,即除开本身的状态共有五种状态的变化。3bit说明如下:

1)最高位翻转flip:1表示极性发生变化,但不旋转,且忽略旋转与反极性的作用。0即不变化。

2)中位旋转Rotate:1表示顺时针旋转,即+x+y+z+x;0表示逆时针旋转, +x+z+y+x;

3)最低位反极性polarity:1表示线状态在前一个状态基础上发生了反极性变化,比如+x-x; +y-y; +z-z;0表示不变化。5种变化如下表格所示。

C-PHY是以16bit数据为单位进行传输,有2^16=65536个值,7个symbol(1个symbol代表5种状态)有5^7=78125个值。所以并不是所有symbol状态都被用完。若分配为6个symbol,5^6=15625,小于2^16,无法完备表达16bit数据的值。每个symbol为3bit,7个symbal即为21bit,所以需要进行16bit向21bit转换。所以C-PHY需要多一个编解码器。16bit数据会与7个symbal有对应的映射表,可根据查找表得出,比如16bit 0x7290对应的就是02241000的传输值。

MIPI C-PHY 与 D-PHY

CPHY的1个lane最大带宽是2.5G symbols/s,即每一lane 最大传输速率是 2.5G UI/s,每一个UI是16/7=2.28bit,CPHY最多有3个lane。因此CPHY最大带宽为2.5G*16/7bit * 3 = 17.14G bit/s。在同样是2.5G的速率下,C-PHY可以达到17.1G,而D-PHY只有10G。

MIPI C-PHY 与 D-PHY

CPHY和DPHY共有功能:HS-TX, HS-RX, SER, DESER, LP-TX, LP-RX and LP-CD。

相对DPHY,CPHY新增功能:编码器、解码器、CDR、映射器和解映射器。

所有DPHY功能块都可用于CPHY。文章来源地址https://www.toymoban.com/news/detail-466138.html

到了这里,关于MIPI C-PHY 与 D-PHY的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 中国移动携手华为等产业伙伴联合发布5G-Advanced产业创新成果

    【2022年6月6日,线上】今日,恰逢中国5G发牌三周年,中国移动召开 “5G-Advanced双链融合产业创新成果发布会”。期间,中国移动携手华为等产业伙伴共同发布了全球首批5G-Advanced端到端产业样板及《5G-Advanced新能力与产业发展白皮书》 , 标志着创新链和产业链深度融合 ,

    2024年02月11日
    浏览(56)
  • 移远通信首批加入“5G+eSIM计算终端产业合作计划”,助力大屏移动终端全时在线

    7月29日,在全球数字娱乐产业盛会 ChinaJoy上,中国联通携手高通公司、GSMA发布了“5G+eSIM 计算终端产业合作计划”。 作为全球领先的物联网整体解决方案供应商,移远通信首批加入该计划,副总经理刘明辉受邀参加5G+eSIM 计算终端产业合作计划发布会,并出席启动仪式。 当下

    2024年02月14日
    浏览(42)
  • 城市自贸区/经开区/产业园基于EasyCVR视频技术的可视化、移动化、智能化视频监管方案

    一、背景需求 移动互联网的发展激发了用户对轻应用的使用习惯。4G、5G使得无线带宽快速提升,令大流量视频数据流逐渐从PC往手持终端转移。借助智能手持终端也可以实时查看、远程控制、存储录像、抓拍图像,能方便快捷地掌握所关注区域的视频动态。 随着城市建设进

    2024年02月03日
    浏览(48)
  • PHY芯片的使用(三)在linux下网络PHY的移植

    1 前言 配置设备树请参考上一章。此次说明还是以裕太的YT8511芯片为例。 2 需要配置的文件及路径 a. 在 .. /drivers/net/phy 目录下添加 yt_phy.c 文件(一般来说该驱动文件由厂家提供); b. 修改.. /drivers/net/phy 目录下的 Kconfig 文件,如下图所示。 c. 修改.. /drivers/net/phy 目录下的

    2024年02月16日
    浏览(41)
  • MIPI摄像头工程=7系列FPGA + OV5640(MIPI) + 15 分钟 + VITIS

    硬件 Spartan-7 SP701 FPGA 7系列FPGA+电阻网络实现的MIPI接口 OV5640 MIPI接口 软件 AMD Vivado 2020 版本以上 AMD Vitis 2020 MIPI 接口现在非常流行,国产FPGA目前基本都带MIPI接口,而AMD-Xilinx是从U+系列开始支持MIPI电平,从国内使用情况来看,7系列FPGA是使用最广的器件,所以这次使用的FPGA是

    2024年02月08日
    浏览(48)
  • STM32的以太网外设+PHY(LAN8720)使用详解(1):ETH和PHY介绍

    STM32F4系列MCU内部集成了一个以太网外设(ETH),可以通过介质独立接口(MII)或简化介质独立接口(RMII)和外部PHY(如LAN8720)相连实现MCU的联网功能。 STM32F4系列的以太网外设(ETH)框图如下: 以太网外设框图中包含了MII、RMII、SMI三种接口,它们的详细介绍如下: 1.2.1 介

    2024年01月23日
    浏览(53)
  • STM32的以太网外设+PHY(LAN8720)使用详解(3):PHY寄存器详解

    前面介绍到,站管理接口(SMI)允许应用程序通过2线时钟和数据线访问任意PHY寄存器,同时该接口支持访问最多32个PHY,也就是说PHY地址共有5位。 应用程序可以从32个PHY中选择一个PHY,然后从任意PHY包含的32个寄存器中选择一个寄存器,发送控制数据或接收状态信息。任意给

    2024年02月03日
    浏览(50)
  • PHY调试经验

            1.设备树中配置正确的PHY ADDR、PHY ID、clause 45或者22协议,PHY ADDR配置不正确会导致MDC/MDIO通信不正常或失败,PHY ID用于匹配PHY驱动程序。         2.通过MDC/MDIO读写PHY ID并对比datasheet中的PHY ID,确认MDC/MDIO通信是否正常。         3.MDC/MDIO通信正常的情况下,读

    2024年02月05日
    浏览(33)
  • PHY芯片外围配置说明

    MICROCHIP KSZ8081MNXIA 外围配置说明 1.PHY地址:由Pin15/14/13决定,默认地址为001,如果只有两个PHY(inout),只需在Pin13脚加下拉电阻做区分即可。(PHY实际地址位为5位,由于前两位固定为00,用户能更改的只有后3位) 2.MAC与PHY接口:由Pin18/29/28决定,默认接口状态为000(即MII接口

    2024年02月15日
    浏览(42)
  • DDR PHY

    PolarFire® FPGA and PolarFire SoC FPGA Memory Controller (microchip.com) 这个链接有DDR中相关的内容,但是全英文。 1.ddr phy架构 1.pub(phy unility block)  支持特性: (1)不支持SDRAM的DLL off mode (2)数据位宽是以8bit逐渐递增的(这样做的目的是因为可能支持16/32/64bit的总线位宽) (3)最多支

    2024年02月11日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包