小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

这篇具有很好参考价值的文章主要介绍了小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

上一节分享了在使用 Design entry CIS过程中怎么由一个元器件一步步画出整个原理图。画好原理图之后我们就要开始导出网表了,目的是给我们画PCB的软件Allegro输出网表文件,这个过程可以比喻一下,画好的原理图相当于你做菜时脑海里构思的菜谱,我们现在要把需要的食材(元器件)放到案板上面进行下一步的操作,所以这个步骤还是特别重要的。

1.导出网表

首先我们要选中我们的原理图文件(后缀为.dsn),然后选择Tools>Create Netlist

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

点击后会弹出一个窗口,我们选择默认,注意这里的圈住的地方是一个待会会自动生成的文件夹,名字就是allegro,我们导出的网表会自动保存在这里。

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 点击下方的确认后我们的工程目录里面就会出现四个文件,如下图,基本就代表我们导出网表成功了。如果有检查出来什么问题可以在最下面的session log(就是主界面最下方的信息栏)里面查看。

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 其实到这一步我们就可以打开Allegro进行PCB的操作了,但是还有一些其它有可能用到的操作。

2.把原理图导出成PDF文档

首先我们在打开原理图的情况下,点击File>Print Setup,在弹出的窗口中选择Microsoft Prinit to PDF,下面还可以选择纸张大小(这里默认是A4),点击确定完成打印设置,这里其实我们并不是真的打印出纸张,而是用虚拟打印机生成PDF文件。

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

然后我们点击File里面的 Print ,在弹出来的窗口里面选择默认即可,最后选择文件的保存地址即可。

 小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 3.位号设置

位号就相当于一个元器件的名字,也是画PCB时很重要的属性,元器件-位号-封装是一一对应的,因此它们之间的对应关系正确是十分重要的。通常,电阻、电容、电感的位号就要R、C、L加数字来表示,数字的大小是根据元器件在原理图中从左到右,从上到下的顺序排列的,也就是说左上角的元器件的数字一般比较小。

此外,二极管和三极管之类的位号一般用 D+数字 表示,芯片的话一般用 U+数字 来表示。有时候如果我们要添加或者修改一份别人的原理图&PCB时,我们尽量在不更改别人原本的位号的情况下,设置我们新添加元器件的位号。只有这样我们一一对应的关系才没有打乱不然会特别麻烦。

重置所有位号

当我们想从头梳理元器件时,要先重置位号,选中原理图,然后点击如图所示位置。

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 这时就会发现所有元器件的位号都变成 ?了,如下图所示:

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

然后回到工程目录,再次选中原理图,点击Tool>Annotate,在弹出的窗口中点击如图所示位置:

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 此时,电路中的位号就恢复正常的顺序了。

修改部分原理图位号

但是很多情况下我们并不需要从头对所有元器件编号,大多数情况下我们只需要对一部分元器件进行位号修改即可。

比如我们把上图中的R1手动修改成R5(直接用用鼠标点击位号进行手动修改),这时候位号下面就会多一条横线,代表这个位号被操作者修改过了。

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

这时如果我们想把剩余的电阻和运放的位号重新排序一下,就可以这么做:

先点击如图所示的Annotate,在弹出的窗口中重点关注勾选圈中的地方,

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

 这里勾选的地方意思是保持操作者更改的地方不变,也就是我们带下划线的R5不会变,其他元器件的位号会变。

4.DRC检查

一般我们画好原理图之后是要进行DRC检查的,这样我们在导出网表之前就可以避免很多问题,检查的方法比较简单。

我们操作的对象依旧是原理图,所以我们需要先选中原理图,点击图示的地方(这里你也可以看见DRC的全称)。 

小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

在弹出的窗口中直接点击确认,如果有什么报错或者警告都会在session log(就是主界面最下方的信息栏)里面显示。

OK,以上就是我这次想要分享的一些关于原理图的知识点,如果有不准确的地方欢迎纠错,下一节准备分享PCB的小白知识点。文章来源地址https://www.toymoban.com/news/detail-469262.html

到了这里,关于小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

    该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动 解决方案: 在高级网络设置里,先禁用掉所有网卡,然后从本地

    2024年02月17日
    浏览(101)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(46)
  • Cadence OrCAD Capture CIS库管理专题

      🏡《总目录》   🏡《宝典目录》      CIS库可以将元器件的OLB库和其他比较繁琐的参数信息,开发文档,仿真模型等使用数据库进行管理,以更方便硬件选型设计仿真和后期的物料采购及PCBA加工。本专题详述CIS库的搭建和使用方法。为方便查阅,大家直接点击

    2024年02月16日
    浏览(38)
  • Cadence CIS 元件数据库的配置方法

    步骤1:配置mdb文件(数据源文件) 配置mdb文件前,需要把数据用access导入excel数据,按照如下例子生成一个mdb文件,然后保存在一个位置 在电脑上找到“ODBC Data Sources (32-bit)”,可能里面还有个“ODBC Data Sources (64-bit)”,实测即便是64位系统,选择32-bit的就可以。 打开ODBC D

    2024年02月09日
    浏览(46)
  • Cadence Allegro 17.4学习记录开始28-PCB Editor 17.4软件PCB中蛇形等长规则添加和设置

    Allegro中设置等长有三种方法: 直接等长法,模型添加法,pin Pair添加法 只能用于点对点等长 第一、选择命令 第二,进入设置界面 需要点对点等长的线,需要创建一个Group, 然后选择需要等长的线,点击右键,直接创建,Match Group 第三、设置一个名称,方便记住,看懂,点

    2024年02月16日
    浏览(56)
  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(43)
  • 04、Cadence使用记录之器件连接的连线、网络、总线、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 02、Cadence使用记录之创建元器件—原理图和封装(OrCAD Capture CIS) 03、Cadence使用记录之超多引脚元器件的快速创建方法(OrCAD Capture CIS) 非常简单的连线技巧,点击Place里面的Wire就能连起来了

    2024年02月08日
    浏览(49)
  • 02、Cadence使用记录之创建元器件---原理图和封装(OrCAD Capture CIS)

    参考的教程是B站的视频:allegro软件入门视频教程全集100讲 前置教程: ## 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 这边作为示例,使用TPS450作为要绘制的原理图器件,其基本的Symbol可以参考器件手册TPS5450 : 打开前置教程中创建的工程,先选中

    2024年02月06日
    浏览(71)
  • Cadence Allegro

    单位换算:1mil = 0.0254mm,1mm约等于39.37mil,mil单位较小,我们一般保留2位小数即可。     制作过孔Via流程如下:       在 Hole type 下拉框中选择钻孔的类型。 有如下三种选择: Circle Drill: 圆形钻孔;  Oval Slot: 椭圆形孔; Rectangle Slot: 矩形孔。 在 Plating 中可选择孔的属性

    2024年02月06日
    浏览(40)
  • Cadence&Allegro随记02

    WARNING(ORCAP-1600): Net has fewer than two connections XXX WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”. ERROR(SPMHGE-82): Pin numbers do not match be

    2024年02月04日
    浏览(38)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包