6、七段数码管显示译码器设计与应用

这篇具有很好参考价值的文章主要介绍了6、七段数码管显示译码器设计与应用。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1、实验目的

掌握七数码管显示原理

掌握七段码显示译码设计

进一步熟悉 Xilinx ISE 环境及 SWORD 实验平台

2、实验内容

任务 1:原理图设计实现显示译码 MyMC14495 模块

任务 2:用 MyMC14495 模块实现数码管显示

3、实验过程

任务 1:原理图设计实现显示译码 MyMC14495 模块

1.创建工程并绘制原理图

建立工程 MyMC14495,创建原理图文件 MyMC14495,按原理图绘制

6、七段数码管显示译码器设计与应用

2.原理图仿真

建立基准测试波形文件 MyMC14495,输入仿真激励信号,在 Process 窗口中选择 Simulate Behavioral Model,可以得到仿真波 形图

6、七段数码管显示译码器设计与应用

 6、七段数码管显示译码器设计与应用

选择 Create Schematic Symbol,生成符号逻辑图 

任务 2:用 MyMC14495 模块实现数码管显示

1.创建工程并绘制原理图

建立工程 DispNumber_sch,创建原理图文件 DispNumber_sch,将 MyMC14495.sym 和 MyMC14495.sch 复制到工程目录下,按原理图绘制。

6、七段数码管显示译码器设计与应用

2.为模块的端口指定引脚分配

建立引脚约束文件 K7.ucf,输入代码,为原理图的每个输入输出 端口分配引脚。 

6、七段数码管显示译码器设计与应用

3.生成 bit 文件并下载到开发板

最左边的两个按钮依次是 point 和 LE。从右边第一个开始向左, 依次是输入第一位,输入第二位,输入第三位,输入第四位,右边第 一个 LED 开关,右边第二个 LED 开关,左边第二个 LED 开关,最左边 LED 开关。以下按照从最左边 LED 开关开始,从左向右的顺序,如: 1111 0001 表示 4 盏灯都亮,显示数字为 1。至于 point 和 LE 单独说明。 以下是实验结果:

 6、七段数码管显示译码器设计与应用

 6、七段数码管显示译码器设计与应用

4、实验结果

这里需要说明译码不是转换。译码:十进制的13对应的BCD码是0001 0011,而转换:十进制的10对应二进制的1010

七段译码管是将要显示的数字翻译成七个数码管显示的开关命令。比如C,用共阳控制,就是a,d,e,f 为 0,其余为 1,所有对应的abcdefg就是0110001,对应的十六进制数字就是31,也就是说译码器将C翻译成了31(这个最后的实验会用到)

这里有一个for循环需要说明,其中{D3,D2,D1,D0}=i 这一行,可以看到i是从0到15依次增加的,这里直接赋值就可以了……(当时卡了好一会)文章来源地址https://www.toymoban.com/news/detail-471292.html

到了这里,关于6、七段数码管显示译码器设计与应用的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Python turtle绘图——七段数码管显示数字和字母

    七段数码管由7条线组成,以下图所标识的画图顺序为准进行程序设计。   首先导入turtle库并将其重命名为t。 定义函数drawGap()用于绘制间隙,通过将画笔抬起,并向前移动5个单位,来实现间隙的绘制。 定义函数drawLine(draw)用于绘制线段,通过判断参数 draw 的布尔值,决定是

    2024年02月06日
    浏览(50)
  • 【Verilog七段译码器】

    本人只是初学,代码经过实验验证,仅供参考 我自己查找模仿编写运行的代码,如有侵权,联系删除。 这是译码器,其作用是将四位 BCD 码转换成七段数码管的段码,显示 1、 2、3…数字。 简单的译码器,书上的例题,只是我多设置了一个输出B

    2024年02月07日
    浏览(40)
  • 仿真软件proteus构建七段数码管显示数字0-9实验

        七段数码管显示原理研究在前一篇博客中已经阐述过,就是利用7个数码管构建一个“8”字形,然后利用数字的形状特点,依次点亮某一些段,就可以显示数字了。     七段数码管显示数字还是二极管发光原理的利用。     这里依旧采用proteus构建硬件工程,单片机类型

    2024年02月11日
    浏览(48)
  • 【verilog】用七段数码管显示二进制编码的十进制数

    用七段数码管显示0~9,输入为四个信号,这四位二进制数表示十进制的0~9 图1 逻辑电路与七段显示器 图2 真值表 根据卡诺图,得出a~g的逻辑表达式: 硬件描述语言: 图4 代码编译成功 图5 电路图 图6 仿真波形 表1 端口管脚分配表 端口 使用模块信号 对应FPGA管脚 功能说明

    2023年04月25日
    浏览(56)
  • 北邮22级信通院数电:Verilog-FPGA(7)第七周实验(2):BCD七段显示译码器(关注我的uu们加群咯~)

    北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章 持续关注作者 迎接数电实验学习~ 获取更多文章,请访问专栏: 北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录 一.verilog代码 1.1 decoder_led.v 1.2 decoders.v 二.管脚分配 三.效果展示 四

    2024年02月04日
    浏览(48)
  • 【FPGA】Verilog:实现十六进制七段数码管显示 | 7-Segment Display

    写在前面: 本章主要内容为理解七点数码管显示的概念,并使用 Verilog 实现。生成输入信号后通过仿真确认各门的动作,通过 FPGA 检查在 Verilog 中实现的电路的操作。 七段数码管是利用多重输出功能的非常有用的元件。该元件用于字符化,如十进制、十六进制数等。适当配

    2024年02月02日
    浏览(47)
  • 【FPGA】Verilog:组合逻辑电路应用 | 数码管 | 8421BCD编码 | 转换七段数码管段码

    前言: 本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载 示例:数码管的使用 功能特性: 采用 Xilinx Artix-7 XC7A35T芯片  配置方式:USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度  存储器:2Mbit SRAM   N25Q064A SPI Flash(样图旧款为N25Q032A) 通用IO:Switch :

    2024年02月03日
    浏览(48)
  • FPGA设计开发(基础课题):七段数码管设计

    一、设计目的 FPGA驱动七段数码管实现十六进制计数显示。 二、设计原理 七段数码管分共阳极与共阴极两种。共阳极数码管其工作特点是,当笔段电极接低电平,公共阳极接高电平时,相应笔段可以发光。共阴极数码管则与之相反,它是将发光二极管的阴极短接后作为公共阴

    2024年02月07日
    浏览(52)
  • python小程序之七段数码管的绘制

    今天我们学习了七段数码管的绘制,通过一个程序学习了数字用七段数码的绘制。首先我们看下图的绘制,我们先理解下各个数字由几步线条组成。  然后回到我们的程序,先给大家看看我们的程序图,因为小编录屏很模糊,但是运行的时候它是一笔一笔的绘制出来的,结果

    2024年02月02日
    浏览(38)
  • Python——用python语言对七段数码管进行绘制

    前言: 本篇主要介绍函数和代码的复用,以七段数码管绘制为例,介绍函数的定义和使用。 一、实例1:七段数码管的绘制 (1)七段数码管 ①举例:它是由七段小的数码管构成的一个数字。 ②选择不同的数码管的量或者面。可以形成0到9、A到F不同的数字和字母组合。 可通过

    2024年02月05日
    浏览(36)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包