RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

这篇具有很好参考价值的文章主要介绍了RISC-V指令集架构------RV32F/RV32D浮点扩展指令集。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

0 概述

    RV32D和RV32F是RISC-V指令集架构中的浮点扩展指令,用于支持浮点运算。其中,RV32D是双精度浮点扩展指令,而RV32F是单精度浮点扩展指令。在RISC-V中,浮点扩展指令是可选的,需要根据具体应用场景来选择是否使用。如果应用场景需要进行浮点运算,那么就需要使用RV32D和RV32F指令集扩展。

    RV32F指令集扩展提供了32位单精度浮点数的基本运算,如加、减、乘、除等。它的指令集包括了浮点寄存器的读取和存储、浮点数的转换、比较、条件分支等指令。它的寄存器长度为32位,可以存储单精度浮点数。RV32D指令集扩展提供了双精度浮点数的基本运算,如加、减、乘、除等。它的指令集也包括了浮点寄存器的读取和存储、浮点数的转换、比较、条件分支等指令。它的寄存器长度为64位,可以存储双精度浮点数。

    需要注意的是,在使用RV32D和RV32F指令集扩展时,需要使用特定的浮点寄存器,而不是通用的整数寄存器。浮点寄存器的数量也是有限的,需要根据具体应用场景来确定所需的寄存器数量。总的,RV32D和RV32F指令集扩展为RISC-V提供了更加全面的浮点运算支持,能够满足更加复杂的应用场景需求。

1 浮点寄存器

    对于浮点扩展指令集RV32F/RV32D来说,其使用的是32个独立的f寄存器而不是RV32I中的x寄存器。使用两组寄存器的主要原因是:处理器在不增加RISC-V指令格式中寄存器描述符所占空间的情况下使用两组寄存器来将寄存器容量和带宽乘2,这可以提高处理器性能。但同时使用两组寄存器也使得RISC-V:

  • 必须添加新的指令来加载和存储数据f寄存器;
  • 需要添加新的指令用于在x和f寄存器之间传递数据。

特别的,如果处理器同时支持RV32F和RV32D扩展,则单精度数据仅使用f寄存器中的低32位。另外,浮点寄存器f0不再是常量0而是和其他f寄存器一样是一个可变寄存器。

    浮点f寄存器与基础整数指令集中的x寄存器如下:

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

 2 RV32F/RV32D指令集概述

    RV32D和RV32F的指令集有异步指令重合,比如x寄存器与f寄存器数据传递指令。另外也有类似的如加减乘除类指令,总的可以分为以下几类:

  • 加载/存储指令:flw、fld、fsw、fsd
  • 标准算数指令:fadd.s、fadd.d、fsub.s、fsub.d、fmul.s、fmul.d、fdiv.s、fdiv.d、fsqrt.s、fsqrt.d
  • R4指令(多算数操作指令):fmadd.s、fmadd.d、fmsub.s、fmsub.d、fnmadd.s、fnmadd.d、fnmsub.s、fnmsub.d
  • 最大值最小值指令:fmin.s、fmin.d、fmax.s、fmax.d
  • 比较指令:feq.s、feq.d、flt.s、flt.d、fle.s、fle.d
  • 分类指令:fclass.s、fclass.d
  • 浮点注入指令:fsgnj.s、fsgnj.d、fsgnjn.s、fsgnjn.d、fsgnjx.s、fsgnjx.d
  • 浮点转换指令:fcvt.s.w、fcvt.d.w、fcvt.s.wu、fcvt.d.wu、fcvt.w.s、fcvt.w.d、fcvt.wu.s、fcvt.wu.d、fcvt.s.d、fcvt.d.s
  • 浮点搬运指令:fmv.x.w、fmv.w.x

 将RV32D和RV32F指令以表格的形式表示如下:

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2 RV32D/RV32F指令集详细介绍

2.1 加载/存储指令

2.1.1 FLW指令(flw rd,offset(rs1))

f[rd] = M[x[rs1] + sext(offset)][31:0]
  • 浮点加载字(Floating-point Load Word),从内存地址x[rs1]+sign-extend(offset)中取单精度浮点数,写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.1.2 FLD指令(fld rd,offset(rs1))

f[rd] = M[x[rs1] + sext(offset)][63:0]
  • 浮点数加载双字(Floating-point Load Doubleword),从内存地址x[rs1]+sign-extend(offset)中取双精度浮点数,写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.1.3 FSW指令(fsw rs2,offset(rs1))

M[x[rs1] + sext(offset)] = f[rs2][31:0]
  • 单精度浮点存储(Floating-point Store Word),将寄存器f[rs2]中的单精度浮点数存入内存地址x[rs1]+sign-extend(offset)。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.1.4 FSD指令(fsd rs2,offset(rs1))

M[x[rs1] + sext(offset)] = f[rs2][63:0]
  • 双精度浮点存储(Floating-point Store Doubleword),将寄存器f[rs2]中的双精度浮点数存入内存地址x[rs1]+sign-extend(offset)。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2 标准算数指令

2.2.1 FADD.S指令(fadd.s rd,rs1,rs2)

f [rd] = f [rs1] + f [rs2]
  • 单精度浮点加(Floating-point Add, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相加,舍入后写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.2 FADD.D指令(fadd.d rd,rs1,rs2)

f [rd] = f [rs1] + f [rs2]
  • 双精度浮点加(Floating-point Add, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相加,舍入后写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.3 FSUB.S指令(fsub.s rd,rs1,rs2)

f[rd] = f[rs1] - f[rs2]
  • 单精度浮点减(Floating-point Subtract, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相减,并将舍入后的差写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.4 FSUB.D指令(fsub.d rd,rs1,rs2)

f[rd] = f[rs1] - f[rs2]
  • 双精度浮点减(Floating-point Subtract, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相减,并将舍入后的差写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.5 FMUL.S指令(fmul.s rd,rs1,rs2)

f[rd] = f[rs1] × f[rs2]
  • 单精度浮点乘(Floating-point Multiply, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相乘,将舍入后的单精度结果写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.6 FMUL.D指令(fmul.d rd,rs1,rs2)

f[rd] = f[rs1] × f[rs2]
  • 双精度浮点乘(Floating-point Multiply, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相乘,将舍入后的单精度结果写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.7 FDIV.S指令(fdiv.s rd,rs1,rs2)

f[rd] = f[rs1] ÷ f[rs2]
  • 单精度浮点除法(Floating-point Divide, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相除,并将舍入后的商写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.8 FDIV.D指令(fdiv.d rd,rs1,rs2)

f[rd] = f[rs1] ÷ f[rs2]
  • 双精度浮点数除法(Floating-point Divide, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相除,并将舍入后的商写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.9 FSQRT.S指令(fsqrt.s rd,rs1)

f[rd] =√f[rs1]
  • 单精度浮点平方根(Floating-point Square Root, Single-Precision),将f[rs1]中的单精度浮点数的平方根舍入和写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.2.10 FSQRT.D指令(fsqrt.d rd,rs1)

f[rd] =√f[rs1]
  • 双精度浮点平方根(Floating-point Square Root, Double-Precision),将f[rs1]中的双精度浮点数的平方根舍入和写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3 R4指令

2.3.1 FMADD.S指令(fmadd.s rd,rs1,rs2,rs3)

f[rd] = f[rs1]×f[rs2]+f[rs3]
  • 单精度浮点乘加(Floating-point Fused Multiply-Add, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相乘,并将未舍入的积和寄存器f[rs3]中的单精度负担书相加,将舍入后的单精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.2 FMADD.D指令(fmadd.d rd,rs1,rs2,rs3)

f[rd] = f[rs1]×f[rs2]+f[rs3]
  • 双精度浮点乘加(Floating-point Fused Multiply-Add, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相乘,并将未舍入的积和寄存器f[rs3]中的双精度负担书相加,将舍入后的单精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.3 FMSUB.S指令(fmsub.s rd,rs1,rs2,rs3)

f[rd] = f[rs1]×f[rs2]-f[rs3]
  • 单精度浮点数乘减(Floating-point Fused Multiply-Subtarct, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相乘,并将未舍入的积减去寄存器f[rs3]中的单精度浮点数,将舍入后的单精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.4 FMSUB.D指令(fmsub.d rd,rs1,rs2,rs3)

f[rd] = f[rs1]×f[rs2]-f[rs3]
  • 双精度浮点乘减(Floating-point Fused Multiply-Subtract, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相乘,并将未舍入的积减去寄存器f[rs3]中的双精度浮点数,将舍入后的双精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.5 FNMADD.S指令(fnmadd.s rd,rs1,rs2,rs3)

f[rd] = -f[rs1]_f[rs2]-f[rs3]
  • 单精度浮点乘取反加(Floating-point Fused Negative Multiply-Add, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相乘,将结果取反,并将未舍入的积和寄存器f[rs3]中的单精度浮点数相加,后将舍入的单精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.6FNMADD.D指令(fnmadd.d rd,rs1,rs2,rs3)

f[rd] = -f[rs1]_f[rs2]+f[rs3]
  • 双精度浮点乘取反加(Floating-point Fused Negative Multiply-Add, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相乘,将结果取反,并将未舍入的积和寄存器f[rs3]中的双精度浮点数相加,后将舍入的双精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.7 FNMSUB.S指令(fnmsub.s rd,rs1,rs2,rs3)

f[rd] = -f[rs1]×f[rs2]+f[rs3]
  • 单精度浮点乘取反减(Floating-point Fused Negative Multiply-Subtract, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数相乘,将结果取反,并将未舍入的积减去寄存器f[rs3]中的单精度浮点数,将舍入后的单精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.3.8 FNMSUB.D指令(fnmsub.d rd,rs1,rs2,rs3)

f[rd] = -f[rs1]_f[rs2]+f[rs3]
  • 双精度浮点乘取反减(Floating-point Fused Negative Multiply-Subtract, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数相乘,将结果取反,并将未舍入的积减去寄存器f[rs3]中的双精度浮点数,将舍入后的双精度浮点数写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.4 最大值最小值指令

2.4.1 FMIN.S指令(fmin.s rd,rs1,rs2)

f[rd] = min(f[rs1], f[rs2])
  • 单精度浮点最小值(Floating-point Minimum, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数中的较小值写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.4.2 FMIN.D指令(fmin.d rd,rs1,rs2)

f[rd] = min(f[rs1], f[rs2])
  • 双精度浮点最小值(Floating-point Minimum, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数中的较小值写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.4.3 FMAX.S指令(fmax.s rd,rs1,rs2)

f[rd] = max(f[rs1], f[rs2])
  • 单精度浮点最大值(Floating-point Maximum, Single-Precision),把寄存器f[rs1]和f[rs2]中的单精度浮点数中的较大值写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.4.4 FMAX.D指令(fmax.d rd,rs1,rs2)

f[rd] = max(f[rs1], f[rs2])
  • 双精度浮点最大值(Floating-point Maximum, Double-Precision),把寄存器f[rs1]和f[rs2]中的双精度浮点数中的较大值写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5 比较指令

2.5.1 FEQ.S指令(feq.s rd,rs1,rs2)

x[rd] = f[rs1] == f[rs2]
  • 单精度浮点相等(Floating-point Equals, Single-Precision),如果寄存器f[rs1]和f[rs2]中的单精度浮点数相等,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5.2 FEQ.D指令(fea.d rd,rs1,rs2)

x[rd] = f[rs1] == f[rs2]
  • 双精度浮点相等(Floating-point Equals, Double-Precision),如果寄存器f[rs1]和f[rs2]中的双精度浮点数相等,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5.3 FLT.S指令(flt.s rd,rs1,rs2)

x[rd] = f[rs1] < f[rs2]
  • 单精度浮点小于(Floating-point Less Than, Single-Precision),如果寄存器f[rs1]中的单精度浮点数小于f[rs2]中的单精度浮点数,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5.4 FLT.D指令(flt.d rd,rs1,rs2)

x[rd] = f[rs1] < f[rs2]
  • 双精度浮点小于(Floating-point Less Than, Double-Precision),如果寄存器f[rs1]中的双精度浮点数小于f[rs2]中的双精度浮点数,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5.5 FLE.S指令(fle.s rd,rs1,rs2)

x[rd] = f[rs1] ≤ f[rs2]
  • 单精度浮点小于等于(Floating-point Less Than or Equal, Single-Precision),如果寄存器f[rs1]中的单精度浮点小于等于f[rs2]中的单精度浮点数,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.5.6 FLE.D指令(fle.d rd,rs1,rs2)

x[rd] = f[rs1] ≤ f[rs2]
  • 双精度浮点小于等于(Floating-point Less Than or Equal, Double-Precision),如果寄存器f[rs1]中的双精度浮点小于等于f[rs2]中的双精度浮点数,则在x[rd]中写入1,反之写入0。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.6 分类指令

2.6.1 FCLASS.S指令(fclass.s rd,rs1)

x[rd] = classifys(f[rs1])
  • 单精度浮点分类(Floating-point Classify, Single-Precision),把一个表示寄存器f[rs1]中单精度浮点数类别的掩码写入x[rd]中。x[rd]中有且仅有一位被置位:

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.6.2 FCLASS.D(fclass.d rd,rs1)

x[rd] = classifyd(f[rs1])
  • 双精度浮点分类(Floating-point Classify, Double-Precision),把一个表示寄存器f[rs1]中双精度浮点数类别的掩码写入x[rd]中。与fclass.s写入规则一致。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7 浮点注入指令

2.7.1 FSGNJ.S指令(fsgnj.s rd,rs1,rs2)

f[rd] = {f[rs2][31], f[rs1][30:0]}
  • 单精度浮点符号注入(Floating-point Sign Inject, Single-Precision),使用f[rs1]的指数位和小数位以及f[rs2]的符号位,来构造一个新的单精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7.2 FSGNJ.D指令(fsgnj.s rd,rs1,rs2)

f[rd] = {f[rs2][63], f[rs1][62:0]}
  • 双精度浮点符号注入(Floating-point Sign Inject, Double-Precision),使用f[rs1]的指数位和小数位以及f[rs2]的符号位,来构造一个新的双精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7.3 FSGNJN.S指令(fsgnjn.s rd,rs1,rs2)

f[rd] = {~f[rs2][31], f[rs1][30:0]}
  • 单精度浮点符号取反注入(Floating-point Sign Inject-Negate, Single-Precision),用f[rs1]的指数位和小数位以及f[rs2]的符号位取反,来构造一个新的单精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7.4 FSGNJN.D指令(fsgnjn.d rd,rs1,rs2)

f[rd] = {~f[rs2][63], f[rs1][62:0]}
  • 双精度浮点符号取反注入(Floating-point Sign Inject-Negate, Double-Precision),用f[rs1]的指数位和小数位以及f[rs2]的符号位取反,来构造一个新的双精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7.5 FSGNJX.S指令(fsgnjx.s rd,rs1,rs2)

f[rd] = {f[rs1][31] ^ f[rs2][31], f[rs1][30:0]}
  • 单精度浮点符号异或注入(Floating-point Sign Inject-XOR, Single-Precision),用f[rs1]的指数位和小数位以及f[rs1]和f[rs2]的符号位的异或,来构成一个新的单精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.7.6 FSGNJX.D指令(fsgnjx.d rd,rs1,rs2)

f[rd] = {f[rs1][63] ^ f[rs2][63], f[rs1][62:0]}
  • 双精度浮点符号异或注入(Floating-point Sign Inject-XOR, Double-Precision),用f[rs1]指数和小数位以及f[rs1]和f[rs2]的符号位的异或,来构成一个新的双精度浮点数,并将其写入f[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8 浮点转换指令

2.8.1 FCVT.S.W指令(fcvt.s.w rd,rs1)

f[rd] = f32s32(x[rs1])
  • 字向单精度浮点转换(Floating-point Convert to Single from Word),把寄存器x[rs1]中的32位二进制补码表示的整数转化为单精度浮点数,再写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.2 FCVT.D.W指令(fcvt.d.w rd,rs1)

f[rd] = f64s32(x[rs1])
  • 字向双精度浮点转换(Floating-point Convert to Double from Word),把寄存器x[rs1]中的32位二进制补码表示的整数转化为双精度浮点数,再写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.3 FCVT.S.WU指令(fcvt.s.wu rd,rs1)

f[rd] = f32u32(x[rs1])
  • 无符号字向单精度浮点转换(Floating-point Convert to Single from Unsigned Word),把寄存器x[rs1]中的32位无符号整数转化为单精度浮点数,写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.4 FCVT.D.WU指令(fcvt.d.wu rd,rs1)

f[rd] = f64u32(x[rs1])
  • 无符号字向双精度浮点转换(Floating-point Convert to Double from Unsigned Word),把寄存器x[rs1]中的32位无符号整数转化为双精度浮点数,写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.5 FCVT.W.S指令(fcvt.w.s rd,rs1)

x[rd] = sext(s32f32(f[rs1]))
  • 单精度浮点向字转换(Floating-point Convert to Word from Single),把寄存器f[rs1]中的单精度浮点转换为32位二进制补码表示的整数,再写入x[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.6 FCVT.W.D指令(fcvt.w.d rd,rs1)

x[rd] = sext(s32f64(f[rs1]))
  • 双精度浮点向字转换(Floating-point Convert to Word from Double),把寄存器f[rs1]中的双精度浮点转换为32位二进制补码表示的整数,再写入x[rd]。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.7 FCVT.WU.S指令(fcvt.wu.s rd,rs1)

x[rd] = sext(u32f32(f[rs1]))
  • 单精度浮点向无符号字转换(Floating-point Convert to Unsigned Word from Single),把寄存器f[rs1]中的单精度浮点数转换为32位无符号整数,再写入x[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.8 FCVT.WU.D指令(fcvt.wu.d rd,rs1)

x[rd] = sext(u32f64(f[rs1]))
  • 双精度浮点向无符号字转换(Floating-point Convert to Unsigned Word from Double),把寄存器f[rs1]中的双精度浮点数转换为32位无符号整数,再写入x[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.9 FCVT.S.D指令(fcvt.s.d rd,rs1,rs2)

f[rd] = f32f64(f[rs1])
  • 双精度向单精度浮点转换(Floating-point Convert to Single from Double),把寄存器f[rs1]中的双精度浮点数转换为单精度浮点数,写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.8.10 FCVT.D.S指令(fcvt.d.s rd,rs1,rs2)

f[rd] = f64f32(f[rs1])
  • 单精度向双精度浮点转换(Floating-point Convert to Double from Single),把寄存器f[rs1]中的单精度浮点数转换为双精度浮点数,写入f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.9 浮点搬运指令

2.9.1 FMV.X.W指令(fmv.x.w rd,rs1)

x[rd] = sext(f[rs1][31:0])
  • 单精度浮点移动(Floating-point Move Word to Integer),把寄存器f[rs1]中的单精度浮点数赋值到x[rd]中,对于RV64F,将结果进行符号位扩展。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

2.9.2 FMV.W.X(fmv.w.x rd,rs1)

f[rd] = x[rs1][31:0]
  • 单精度浮点移动(Floating-point Move Word from Integer),把寄存器x[rs1]中的单精度浮点数赋值到f[rd]中。

RISC-V指令集架构------RV32F/RV32D浮点扩展指令集

 文章来源地址https://www.toymoban.com/news/detail-474411.html

到了这里,关于RISC-V指令集架构------RV32F/RV32D浮点扩展指令集的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【RISC-V】 li指令

    在RISC-V中有这样一条伪指令: 可以将任意的32位数据或者地址加载到指定的寄存器中 在 RV32I中,它扩展到 lui 和/或 addi li 何时扩展为 lui 或者 addi呢?又何时扩展为lui 和 addi呢? 我们观察lui 和 addi 的指令码即可得出结果 由上图可知, lui 加载的立即数为高20位, addi 加载的立即

    2023年04月08日
    浏览(41)
  • RISC-V 指令集介绍

            指令集从本质上可以分为复杂指令集(Complex Instruction Set Computer, CISC )和精简指令集(Reduced Instruction Set Computer, RISC )两种。复杂指令集的特点是能够在一条指令内完成很多事情。         指令架构(Instruction Set Architecture, 缩写为ISA),是软件和硬件的接口

    2024年02月14日
    浏览(47)
  • RISC-V:实现ADDI指令

            实验整体框架已给出,任务主要包括: 数据窗口的添加(可选,我添加了) 立即数生成错误修改(老师主动设置错误,修改见代码) 三端口寄存器模块的添加(这与此前的三端口略有不同,注意重点查看RegisterFile模块的实现) 代码中我加了数据观察窗口 所以验

    2023年04月08日
    浏览(47)
  • RISCV 6 RISC-V加载存储指令

    RISCV - 1 RV32/64G指令集清单 RISCV - 2 “Zicsr“, CSR Instructions RISCV -3 RV32I/RV64I基本整型指令集 RISCV - 4 ISA 扩展名命名约定 RISCV 5 RISC-V调用规则 RV32I is a load-store architecture, where only load and store instructions access memory and arithmetic instructions only operate on CPU registers. RV32I provides a 32-bit address s

    2024年02月10日
    浏览(41)
  • 19|RISC-V指令精讲(四):跳转指令实现与调试

    你好,我是LMOS。 前面我们学习了无条件跳转指令,但是在一些代码实现里,我们必须根据条件的判断状态进行跳转。比如高级语言中的if-else 语句,这是一个典型程序流程控制语句,它能根据条件状态执行不同的代码。这种语句落到指令集层,就需要有根据条件状态进行跳转

    2024年01月22日
    浏览(43)
  • RISC-V(2)——特权级及特权指令集

    目录 1.  特权级 2. 控制和状态寄存器(CSR) 2.1 分类  2.2 分析               一个 RISC-V 硬件线程( hart )是运行在某个特权级上的,这个特权级被编码到一个或者多个 CSR (control and status register, 控制和状态寄存器 )中的一种模式。         当前定义了四种特权级

    2024年02月10日
    浏览(45)
  • 从CISC到RISC-V:揭开指令集的面纱

    对于大多数同学来说,计算机或智能手机的运行似乎就像魔法一样神奇。你可能知道它们内部都是一些复杂的电子组件,比如CPU、内存等等,但这些组件是如何协同工作,让我们可以在电脑上打字,或者在手机上看视频呢?实际上,这一切都归功于一种名为“指令集”的神秘

    2024年01月21日
    浏览(37)
  • RISC-V处理器的设计与实现(一)—— 基本指令集

    RISC-V处理器的设计与实现(一)—— 基本指令集_Patarw_Li的博客-CSDN博客 RISC-V处理器的设计与实现(二)—— CPU框架设计_Patarw_Li的博客-CSDN博客 RISC-V处理器的设计与实现(三)—— 上板验证_Patarw_Li的博客-CSDN博客 RISC-V处理器设计(四)—— Verilog 代码设计-CSDN博客  RISC-V处

    2024年02月05日
    浏览(47)
  • RISC-V— 架构基础知识学习

    CPU ,全称为 中央处理器单元 ,简称为 处理器 。 ARM (Advanced RISC Machines )是一家诞生于英国的处理器设计与软件公司,总部位于英国的剑桥,其主要业务是设计 ARM 架构的处理器,同时提供与 ARM 处理器相关的配套软件,各种 Soc 系统 IP 、物理 IP 、 GPU 、视频和显示等产品。

    2024年02月08日
    浏览(49)
  • 【基于FPGA的芯片设计】RISC-V的20条指令CPU设计

    实验板卡 :xc7a100tlc sg324-2L,共20个开关 实验要求:          

    2024年02月16日
    浏览(51)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包