xilinx XDMA

这篇具有很好参考价值的文章主要介绍了xilinx XDMA。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一 . xdma简介

xdma 是 xilinx 提供的 Pcie 总线桥的IP核,类似于硬件的透传模块;该 ip 核主要作用是将pcie总线转换成axi总线,可以通过该模块直接操作 axi 总线上设备寄存器。模块最新好像可以支持 pcie x16 接口。当前介绍的只支持 x4。

二. 简单配置

2.1 Pcie 基础设置

分成两个部分,具体大致如下:

左侧 Pcie 总线 相关 右侧 AXI 总线相关
MODE AXI 总线地址位宽
lane 宽度 AXI 传输数据位宽
最大link速度 dma 功能选择
Pcie参考时钟源 AXI 从模块功能引脚使能

注意:其中DMA 功能选择:内存映射功能和流式传输功能;内存映射功能,即dma访问内存的方式间接获取数据,流式即dma直接访问设备的传输FIFO,从对列中直接拿数据。
xilinx XDMA

2.2 Pcie 总线标准硬件协议设置

这里主要是配置
xilinx XDMA

2.3 Pcie BAR 内存映射设置

该内存映射主要是axi总线映射到bar空间的地址,这样便可以通过pcie 直接操作bar空间的地址从而操作axi总线地址设备。
xilinx XDMA

2.4 Pcie 总线中断功能配置

配置内容:

  1. 用户中断总线宽度个数,即表示该 ip 核最高支持的中断个数;
  2. 中断机制,该中断机制分成 INTx 和 MSI 两种方式;INTx 一种类型仅支持一个用户中断,当前模块 MSI 最多可支持 16 (32) 个用户中断;(INTx 传统中断(INTA、INTB、INTC、INTD),非MSI中断,PCI设备使用INTx中断请求的方式与电平触发类似,而 MSI/MSI-X 中断请求的方式与边沿触发方式类似,是通过直接写内存进行触发中断)
  3. MSI capability 若是选择了该项, MSI-X capability 就必须关闭;
    xilinx XDMA

2.5 pcie 自带dma配置

  1. dma 通道配置,分成了读写通道配置 dma 的数量;
  2. Number of Request IDs for Read (Write) channe:每个通道允许最大读写通道个数;

xilinx XDMA

三. 引脚接口介绍

主要介绍一下各个引脚的功能;
xilinx XDMA文章来源地址https://www.toymoban.com/news/detail-478889.html

接口 说明
sys_clk pcie 总线使用的时钟
sys_rst_n pcie 上电复位
usr_irq_req 用户子模块中断数量
M_AXI AXI 接口可通过 xdma 转换成 PCIe总线数据,速度较高,可用于控制或者数据传输
M_AXI_LITE AXI 接口可通过 xdma 转换成 PCIe总线数据,低速,主要用于控制
pcie_mgt pcie 连接的硬件接口
user_lnk_up 用户连接之后的状态
axi_aclk axi 总线时钟
axi_aresetn axi 总线子模块片选
usr_irq_ack 用户中断响应信号,即在处理完中断后该引脚会有一个电平,告知中断已经响应
msi_enable msi 使能引脚
msi_vector_width msi 向量表宽度

到了这里,关于xilinx XDMA的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【计算机硬件】3、输入输出技术、总线结构

    1、 内存与接口地址独立编址方法 内存地址和接口地址是完全独立的两个地址空间 。访问数据时所使用的指令也完全不同,用于接口的指令只用于接口的读/写,其余的指令全都是用于内存的 优点:在编程序或读程序时很易使用和辨认 缺点:用于接口的指令太少 、功能太弱

    2024年01月20日
    浏览(51)
  • Xilinx 7系列 FPGA硬件知识系列(九)——FPGA的配置

    目录 1 .1配置模式 1.1.1  主模式 1.1.2  从模式 1.2  7种配置模式 1.2.1  主串配置模式 1.2.2  从串配置模式 ​编辑1.2.3  主并配置模式 1.2.4  从并配置模式 1.2.5  JTAG配置模式 ​编辑1.2.6  主SPI配置模式 ​编辑1.2.7  主BPI配置模式 1.2.8  FPGA BPI加载时间(参考xapp587) 2、BPI

    2024年03月13日
    浏览(74)
  • Altera&Xilinx公司FPGA简介

    Intel/Altera 系列FPGA简介 - 知乎 (zhihu.com) Altera FPGA 提供了多种可配置嵌入式 SRAM、高速收发器、高速 I/O、逻辑模块以及布线。其内置知识产权 (IP) 结合优秀的软件工具,缩短了 FPGA 开发时间,降低了功耗和成本。 Altera FPGA 非常适合从大批量应用到目前最新产品的各类应用。每一

    2024年02月05日
    浏览(46)
  • Xilinx 7系列 FPGA硬件知识系列(三)—— Bank划分及引脚定义

    目录 用户Bank  BANK 0(配置BANK) BANK 14(HR BANK) BANK 116/117/118(GTX BANK)   7系列的FPGA开始才有HP BANK和HR BANK,UltraScale FPGA有HP BANK、HR BANK和HD BANK,但并不是一个FPGA中会同时包含HP/HR/HDBANK。 HP:High Performance,应用于高速场景,比如DDR或其他高速差分线(不是GTX) HR:High Range,应

    2024年03月13日
    浏览(41)
  • Xilinx Zynq-7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持

    Xilinx Zynq-7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持 没玩过图像缩放都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。 目前市面上主流的FPGA图像缩放方案如下: 1:Xilinx的HLS方案,该方案简单,易于实现,但只能用于Xilinx自家

    2024年02月03日
    浏览(49)
  • 硬件系统工程师宝典(36)-----盘点常用的总线和常见的逻辑电平

    各位同学大家好,欢迎继续做客电子工程学习圈,今天我们继续来讲这本书,硬件系统工程师宝典。 上篇我们了解了SDRAM的存储技术以及SDRAM的发展历程,技术的进步推动着产品的升级,也加速了整个电子行业的发展。今天我们来讲一讲一些常用的总线及逻辑电平。 I2C总线是

    2024年02月13日
    浏览(39)
  • Xilinx Zynq-7000系列FPGA多路视频处理:图像缩放+视频拼接显示,提供工程源码和技术支持

    Xilinx Zynq-7000系列FPGA多路视频处理:图像缩放+视频拼接显示,提供工程源码和技术支持 没玩过图像缩放和视频拼接都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用Xilinx Zynq7000系列FPGA Zynq7020实现HLS图像缩放+视频拼接,输入视频源采用

    2024年02月04日
    浏览(77)
  • 【FPGA】xilinx的开发软件vitis使用简介

           Xilinx的开发软件Vitis是一款全新的开发工具套件,它支持多种编程语言如C++、OpenCL、Python等,以及多种硬件平台,包括Xilinx的FPGA和ACAP(Adaptive Compute Acceleration Platform)。这使得它具有极高的灵活性,可以应对不同类型的开发需求,包括数据中心、云端和边缘智能应用

    2024年02月04日
    浏览(50)
  • Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

    GTH 是Xilinx UltraScale系列FPGA上高速收发器的一种类型,本质上和其它名称如GTP, GTX等只是器件类型不同、速率有差异;GTH 最低速率在500Mbps,最高在16Gbps CoaXpress Host/Device IP 均需要用到厂商的GT收发器模块,因此这里写一篇笔记作为开发记录 physical coding sublayer (PCS) 是Xilinx 高速收

    2024年02月08日
    浏览(40)
  • Xilinx XC7Z020双核ARM+FPGA开发板试用合集——自定义硬件工程

    本期测试板卡是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板,处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源。 下面是测试内容,欢迎查阅。 SD卡启动设置 根据《TLZ7x-EasyEVM-S评估板硬件说明书》可知,评估板的

    2023年04月08日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包