Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

这篇具有很好参考价值的文章主要介绍了Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

什么是GTH

GTH 是Xilinx UltraScale系列FPGA上高速收发器的一种类型,本质上和其它名称如GTP, GTX等只是器件类型不同、速率有差异;GTH 最低速率在500Mbps,最高在16Gbps

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

CoaXpress Host/Device IP 均需要用到厂商的GT收发器模块,因此这里写一篇笔记作为开发记录

GTH 的特性

physical coding sublayer (PCS) 是Xilinx 高速收发器的最顶层.

PCS(Physical Coding Sublayer)层是数据链路层中的一个子层,位于物理层和MAC(Media Access Control)层之间。它是在数据链路层中的一个组成部分,用于实现物理层与MAC层之间的接口功能。

PCS层的主要工作是将上层的数据帧转换为物理层能够传输的信号,并负责将接收到的信号解析为数据帧。它主要完成以下几个任务:

编码和解码:PCS层负责将上层数据帧进行编码,将其转换为物理层可传输的信号。这通常涉及到将数字数据转换为模拟信号,并在发送端对信号进行编码。接收端的PCS层则负责对接收到的信号进行解码,将其转换回数字数据。

时钟恢复:PCS层通过对接收到的信号进行时钟恢复操作,确保数据的准确传输。这包括识别接收信号中的时钟信息,以便正确地解析数据。

传输编码:PCS层可能会对数据进行传输编码,以增强传输的可靠性和效率。这包括添加冗余校验码、错误检测和纠正码等,以提高数据传输的可靠性,并确保数据在传输过程中不会出现错误。

对齐:PCS层负责对接收到的数据进行对齐,确保数据能够正确地被上层的MAC层处理和解析。

总的来说,PCS层在数据链路层和物理层之间起到了一个接口的作用,负责将上层的数据进行编码、时钟恢复、传输编码和对齐等操作,以实现可靠的数据传输。

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

由此可见,时钟恢复,数据编码,数据对齐等操作,均在PCS层完成,如果需要传输CRC校验,可以在更上一层实现,计算CRC后,将CRC结果作为正常数据进行传输

GTH 结构

下图是GTH的架构图,从图中可以得到几个信息:

1、GTH 一般是4个一组,4个channel ,1个common ,common负责时钟部分,channel 部分对应具体的serdes;

2、时钟恢复电路在PMA部分;

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

普通使用中需要关注的部分如下:

8B/10B 编解码,以RX为例

GTH模块内置了8b/10b编解码

对于单个channel来说,通常会选择内部40bit 位宽,用户32bit位宽模式,因为多数协议会定义用户数据为1个word == 4 bytes

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

8b/10b 编码的错误指示

The 8B/10B decoder performs out-of-table error detection and drives the RXCTRL3 port High when it is enabled,

but receives a 10-bit character that cannot be mapped into a valid 8B/10B character listed in Appendix A, Valid Data Characters. When this occurs, the

non-decoded 10-bit character is piped out of the decoder through the RX data interface with this format:

• The corresponding RXCTRL1 represents the 9th bit

• The corresponding RXCTRL0 represents the 8th bit

• The corresponding RXDATA byte represents the [7:0] bits

• The corresponding RXCTRL3 represents that an invalid 8B/10B character error occurred

8b/10b comma 对齐与word对齐

用K 码做对齐,常见用作对齐的K码为K28.5和K28.1,下图就实用K28.5做对齐

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

这只是byte对齐了,那么word怎么对齐呢?比如CoaXPress的downconnection高速传输用的都是1个word 4个字节作为一个最小单位,那么word怎么对齐呢?GTH也已经考虑了这一点,配置如下:

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

对应到GTWIZARD 模块,配置如下:

Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分

根据上述配置,CoaXpress协议对应的word数据就能正确的对齐并输出

(A word consists of 4 consecutive 8B/10B characters labeled P0, P1, P2 and P3 and are transmitted in the stated order (i.e. P0 first). The receiver shall perform word alignment in order to successfully decode the packets.)文章来源地址https://www.toymoban.com/news/detail-479305.html

到了这里,关于Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Altera&Xilinx公司FPGA简介

    Intel/Altera 系列FPGA简介 - 知乎 (zhihu.com) Altera FPGA 提供了多种可配置嵌入式 SRAM、高速收发器、高速 I/O、逻辑模块以及布线。其内置知识产权 (IP) 结合优秀的软件工具,缩短了 FPGA 开发时间,降低了功耗和成本。 Altera FPGA 非常适合从大批量应用到目前最新产品的各类应用。每一

    2024年02月05日
    浏览(41)
  • 关于xilinx使用PCIE实现FPGA的部分重配置实现(MCAP)

    平台:vivado21018.3 芯片:xcku115-flva1517-2-i (active) 本文官方文档:Xilinx_Answer_64761_Ultrascale_Devices 本文驱动下载地址:64761 - Bitstream Loading across the PCI Express Link in UltraScale and UltraScale+ Devices for Tandem PCIe and Partial Reconfiguration (xilinx.com) 本文参考:Xilinx基于PCIE的部分重配置实现(一)

    2024年02月01日
    浏览(59)
  • 【FPGA】xilinx的开发软件vitis使用简介

           Xilinx的开发软件Vitis是一款全新的开发工具套件,它支持多种编程语言如C++、OpenCL、Python等,以及多种硬件平台,包括Xilinx的FPGA和ACAP(Adaptive Compute Acceleration Platform)。这使得它具有极高的灵活性,可以应对不同类型的开发需求,包括数据中心、云端和边缘智能应用

    2024年02月04日
    浏览(47)
  • Xilinx原语——IDDR与ODDR的使用(Ultrascale系列)

      对于各个系列的器件,IDDR与ODDR都存在一定的差别,在使用前需要根据自己的器件型号选择相应的IDDR与ODDR,下面以kintex ultrascale系列器件为例。   IDDR的输入输出引脚包括时钟输入C、时钟取反输入CB、数据输入D(在时钟信号C的上升沿与下降沿都发生变化)、异步复位

    2024年02月08日
    浏览(81)
  • XILINX Zynq UltraScale+ MPSoC 在 4K 视频图像处理和会议系统的应用

        赛灵思 Zynq UltraScale+™ MPSoC EV 器件的 4K 视频处理功能。EV 器件具有继承的多标准视频编解码器,能够以 60帧/秒 的速度同步编码和解码。       Arm 四核 Cortex-A53 核以及集成的定制化的视频处理引擎,ZU7EV 器件可以作为多媒体应用方案的主控。        ZCU106 评估套件可作

    2024年02月01日
    浏览(66)
  • FPGA coaxpress 2.0 ip

    CoaXPress是一种高速串行接口技术,可以实现高带宽、长距离传输和多通道传输。CoaXPress图像采集卡通常具有多个CoaXPress接口,可以同时连接多个相机,实现多通道的图像采集。它们通常具有高速数据传输能力,可以实时采集和传输高分辨率、高帧率的图像数据。CoaXPress图像采

    2024年02月07日
    浏览(25)
  • FPGA GTH 实现QSFP光口通信(三)——单路数据对齐

    1. 背景介绍 2. IP核配置 3. 自环回测试 3.1 数据产生模块 3.2 数据对齐模块 3.3 接口信号使用分析 3.3.1  ZYNQ 7 平台上GTX接口的信号 3.3.2  UltraScale 平台上GTH接口的信号 4. 数据对齐信号说明 4.1 TXCTRL TXCTRL1 and TXCTRL0 TXCTRL2 4.2 RXCTRL RXCTRL0 RXCTRL1  RXCTRL2 RXCTRL3 RXCTRL0 and RXCTRL1 4.3 回环测试

    2024年04月28日
    浏览(31)
  • FPGA使用GTH实现SDI视频回环收发 提供工程源码和技术支持

    FPGA实现SDI视频编解码目前有两种方案: 一是使用专用编解码芯片,比如典型的接收器GS2971,发送器GS2972,优点是简单,比如GS2971接收器直接将SDI解码为并行的YCRCB,GS2972发送器直接将并行的YCRCB编码为SDI视频,缺点是成本较高,可以百度一下GS2971和GS2972的价格; 另一种方案是

    2024年02月11日
    浏览(50)
  • FPGA高端项目:基于GTH的 4K HDMI 视频收发例程,提供工程源码和技术支持

    FPGA高端项目:基于GTH的 4K HDMI 视频收发例程,提供工程源码和技术支持 没玩过GT高速接口和4K 高清视频都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。GT资源是Xilinx系列FPGA的重要卖点,也是做高速接口的基础,不管是PCIE、SATA、MAC等,都需要

    2024年02月04日
    浏览(116)
  • FPGA实现 NIC 100G 网卡,UltraScale+ 100G Ethernet Subsystem驱动,提供工程源码和技术支持

    FPGA实现 NIC 100G 网卡,GTY+100G Ethernet Subsystem架构,纯verilog代码实现,提供2套工程源码和技术支持 网络接口控制器(NIC)是计算机与网络进行交互的网关。NIC构成了软件协议栈和网络之间的桥梁,该桥梁的功能定义了网络接口。网络接口的功能以及这些功能的实现都在迅速发

    2024年02月05日
    浏览(77)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包