以太网知识-GMII / RGMII接口

这篇具有很好参考价值的文章主要介绍了以太网知识-GMII / RGMII接口。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

今天和海翎光电的小编一起分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时小编也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的连接方法。

GMII 接口分析

GMII接口提供了8位数据通道,125MHz的时钟速率,从而1000Mbps的数据传输速率。下图定义了RS层的输入输出信号以及STA的信号:

以太网知识-GMII / RGMII接口

图1 Reconciliation Sublayer (RS) and STA connections to GMII

下面将详细介绍GMII接口的信号定义,时序特性等。由于GMII接口有MAC和PHY模式,因此,将会根据这两种不同的模式进行分析,同时还会对RGMII/TBI/RTBI接口进行介绍。

GMII接口信号定义

GMII接口可分为MAC模式和PHY模式,一般说来MAC和PHY对接,但是MAC和MAC也是可以对接的。

在GMII接口中,它是用8根数据线来传送数据的,这样在传送1000M数据时,时钟就会125MHz。

GMII接口主要包括四个部分。一是从MAC层到物理层的发送数据接口,二是从物理层到MAC层的接收数据接口,三是从物理层到MAC层的状态指示信号,四是MAC层和物理层之间传送控制和状态信息的MDIO接口。

GMII接口的MAC模式定义:

以太网知识-GMII / RGMII接口

注意在表1中,信号GTX_CLK对于MAC来说,此时是Output信号,这一点和MII接口中的TX_CLK的Input特性不一致。

GMII接口PHY模式定义:

以太网知识-GMII / RGMII接口

注意在表2中,信号GTX_CLK对于PHY来说,此时是Input信号,这一点和MII接口中的TX_CLK的Output特性不一致。

GMII接口时序特性

在GMII接口中,TX通道参考时钟是GTX_CLK,RX通道参考时钟是RX_CLK,802.3-2005定义了它们之间的关系。

以太网知识-GMII / RGMII接口

图2 GMII signal timing at receiver input

由图2可知,Spec只定义了TX通道和RX通道中接收端Setup时间和Hold时间。很明显,即该Spec只对TX通道上PHY这一侧的接收特性作了定义,而对TX通道MAC那一侧的发送特性并没有定义。IC Vendor可在TX通道那一侧的MAC的发送特性作适当调整,只要最终的时序满足TX通道上PHY这一侧的接收特性就可以。

同样的道理,该Spec只对RX通道上MAC这一侧的接收特性作了定义,而对RX通道PHY那一侧的发送特性并没有定义。IC Vendor可在RX通道那一侧的PHY的发送特性作适当调整,只要最终的时序满足RX通道上MAC这一侧的接收特性就可以。

以太网知识-GMII / RGMII接口

图3Setup和Hold Time的值

从图20可以看出,这里有两组setup和hold时间。其中第一组Spec则是根据图21给定的测试电路定义的,即该Spec未考虑PCB上传输线的不匹配等影响。而第二组Spec则是定义了receiver at its input pins的时间要求,它考虑了PCB上传输线的长度不匹配等影响。一般IC Vendor需要按照第二组Spec来设计它们的IC。

以太网知识-GMII / RGMII接口

图4 GMII接口Setup和Hold Time测试电路

GMII信号功能特性:

<1>:GTX_CLK (transmit clock),GTX_CLK (Transmit Clock)是一个连续的时钟信号(即系统启动,该信号就一直存在),它是TX_EN, TXD, and TX_ER(信号方向为从RS到PHY)的参考时钟,PHY端在信号的上升沿采样,GTX_CLK由MAC驱动。GTX_CLK的时钟频率是数据传输速率的12.5,即125MHz。

<2>:对于同样的RX_CLK,它与TX_CLK具有相同的要求,所不同的是它是RX_DV, RXD, and RX_ER(信号方向是从PHY到RS)的参考时钟,MAC端在时钟的上升沿采样。RX_CLK是由PHY驱动,PHY可能从接收到的数据中提取时钟RX_CLK,也有可能从一个名义上的参考时钟(e.g., the TX_CLK reference)来驱动RX_CLK

<3>:GMII接口的发送时序如图22所示,接收时序如图23所示,至于其它信号的功能特性以及在数据传输过程中,不同信号的逻辑变化所代表的意义,这里不再描述,大体上和“MII信号功能特性”一节中描述类似,读者可以参阅802.3-3005的Spec。

以太网知识-GMII / RGMII接口

图5 GMII信号发送时序

以太网知识-GMII / RGMII接口

图6 GMII信号接收时序

GMII的管理MDIO接口:

关于GMII的管理MDIO接口,这里也不再描述,它在硬件设计上同MII的管理MDIO接口一节的描述。

以太网知识-GMII / RGMII接口

RGMII接口分析

RGMII接口信号定义:

RGMII接口(Reduced GMII接口)是简化的GMII接口。它也分为MAC模式和PHY模式。

RGMII接口的MAC模式定义:

以太网知识-GMII / RGMII接口

表3RGMII接口的PHY模式定义:

以太网知识-GMII / RGMII接口

表4

由表3~表4可知,RGMII接口相对于GMII接口,在TXD和RXD上总共减少了8根数据线。

RGMII接口时序特性:

以太网知识-GMII / RGMII接口

图8RGMII接口TX通道MAC侧发送特性

虽然RGMII接口中,信号线减半,同时GTX_CLK和RX_CLK还是125MHz,为了达到1000Mbit的传输速率,TXD和RXD信号线上在时钟的上升沿发送GMII接口中的TXD[3:0]/RXD[3:0],在时钟的下降沿发送GMII接口中TXD[7:4]/RXD[7:4],并且信号TX_CTL反映了TX_EN和TX_ER的状态,即在GTX_CLK上升沿发送TX_EN,下降沿发送TX_ER。同样的道理适用于信号RX_CTL,它反映了RX_EN和RX_ER的状态,即在RX_CLK上升沿发送RX_EN,下降沿发送RX_ER。它们具体的关系。具体时序特性如图24~图25。

以太网知识-GMII / RGMII接口

图9 RGMII接口RX通道PHY侧发送特性

好了,以上内容就是海翎光电关于以太网知识-GMII / RGMII接口的相关详细介绍,希望能对大家有所帮助!文章来源地址https://www.toymoban.com/news/detail-482594.html

到了这里,关于以太网知识-GMII / RGMII接口的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 千兆以太网芯片88E1111 RGMII模式的FPGA驱动实现

    千兆以太网芯片88E1111 RGMII模式的FPGA驱动实现 在网络应用领域,千兆以太网已经成为主流,而88E1111作为一款先进的千兆以太网芯片,其驱动实现对于网络设备的性能和稳定性有着至关重要的影响。本文将介绍在RGMII模式下,如何实现88E1111芯片在FPGA上的驱动。 一、准备工作

    2024年01月22日
    浏览(60)
  • 以太网接口总线类型笔记

    以太的接口技术有很多,按照其在标准模型中所在位置,可以简单地分成两种: MAC接口 :MAC接口用于连接PHY芯片或者和MAC直连,常用的有:MII、SMII、GMII、RGMII、SGMII、QSGMII、XGMII、XAUI、XLAUI等等。 MDI接口 :MDI接口是介质相关接口,常用于连接PHY芯片和外部介质,常用的有

    2024年02月07日
    浏览(50)
  • 以太网知识

    / 【读书笔记】C3 The Ethernet System 以太网知识01 Media Independent Interface (MII) 媒体独立接口 CHAPTER 2 IEEE Ethernet Standards 以太网标准- 以太网的历史背景 基础知识——以太网(Ethernet ) 以太网数据帧格式(结构)图解 OSI七层参考模型及其协议和各层设备 一文带你读懂,这三个交换

    2024年02月05日
    浏览(60)
  • 千兆以太网(二)——MDIO接口协议

      MAC和PHY芯片有一个配置接口,即MDIO接口。可以配置PHY芯片的工作模式以及获取PHY芯片的状态信息。PHY芯片内部有一系列寄存器。用户通过配置寄存器来配置PHY芯片的工作模式。   FPGA通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作

    2024年01月20日
    浏览(55)
  • Linux QT以太网配置及相关知识

    平台**:AC8015** 运行环境: Linux kernel (4.9) + Systemd + QT 的系统组合,基于编译 框架 Yocto sumo (2.5)构建 基于该平台,编写以太网配置程序,可以动态获取ip;静态配置ip;开机自动配置以太网。 还涉在开发过程中遇到的一些知识点,为了巩固知识,做个记录。 可以从Qt官方网站(

    2024年02月02日
    浏览(45)
  • 以太网——MDIO(SMI)接口的FPGA实现

      在 MAC 与 PHY 之间,有一个配置接口,即 MDIO(也称 SMI,Serial Management Interface),可以配置 PHY 的工作模式、获取 PHY 芯片的工作状态等。本文以 PHY 芯片 B50610 为例,实现 MDIO 接口,以实现对传输速度、接口类型的自协商。   MDIO 包含 2 根信号线: MDC,由 MAC 侧提供给

    2024年02月16日
    浏览(49)
  • STM32以太网接口的配置和使用方法详解

    STM32 微控制器提供了多种系列和型号,不同型号的芯片可能有不同的以太网接口,包括MAC(媒体访问控制器)和PHY(物理层接口)等组件。 在这里,我们以STM32F4系列为例来详细介绍以太网接口的配置和使用方法。 ✅作者简介:热爱科研的嵌入式开发者,修心和技术同步精进

    2024年04月26日
    浏览(39)
  • 以太网基础知识——PHY,MAC,MII,switch

    在以太网开发中,常常会听到一些专业名词,例如PHY,MAC,MII,switch,下面是解释 PHY PHY 是物理接口收发器,它实现物理层。包括 MII/GMII (介质独立接口) 子层、PCS (物理编码子层) 、PMA (物理介质附加) 子层、PMD (物理介质相关) 子层、MDI 子层。定义了数据传送与接收所需要的

    2024年02月04日
    浏览(47)
  • Vector-常用CAN工具 - VN5000接口以太网包过滤

    一、什么是硬件过滤? 1、什么时候应该过滤硬件? 2、需要注意什么?  3、如何过滤VN5000接口上的以太网报文? (1)Vector Hardware Manager (2)Vector Hardware Config          启用硬件以太网包过滤器时,以太网包已经在硬件(即VN5000接口)上进行了过滤,不会从该接口的上

    2024年02月07日
    浏览(47)
  • FPGA以太网入门(一)——MDIO接口读写测试实验(基于紫光同创)

    此篇为专栏《紫光同创FPGA开发笔记》的第五篇,记录我的学习 FPGA 的一些开发过程和心得感悟,刚接触 FPGA 的朋友们可以先去此博客 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此 FPGA 实验的全流程,

    2024年04月15日
    浏览(69)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包