详解信号逻辑电平标准: CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML

这篇具有很好参考价值的文章主要介绍了详解信号逻辑电平标准: CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Refer: (285条消息) FPGA几种电平:TTL,CMOS以及LVTTL,LVCMOS_Love coldplay的博客-CSDN博客

常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

供电电源、电平标准以及使用注意事项

1. TTL:Transistor-TransistorLogic三极管结构。

Vcc:5V;VOH>=2.4V;VOL

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。

l LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL: Vcc:3.3V;VOH>=2.4V;VOL

2.5V LVTTL: Vcc:2.5V;VOH>=2.0V;VOL

更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意

TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

2. CMOS:Complementary MetalOxide Semiconductor PMOS+NMOS。

Vcc:5V;VOH>=4.45V;VOL

相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

l  3.3V LVCMOS:

Vcc:3.3V;VOH>=3.2V;VOL

l  2.5V LVCMOS:

Vcc:2.5V;VOH>=2V;VOL

CMOS使用注意

CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

3. ECL:Emitter CoupledLogic 发射极耦合逻辑电路(差分结构)

Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。

速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

l  PECL:Pseudo/Positive ECL

Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

l  LVPECL:Low Voltage PECL

Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

ECL、PECL、LVPECL使用注意

不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。

4. LVDS:Low Voltage Differential Signaling(差分结构)

差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。如果感兴趣的话可以联系我。

5. CML:

是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

6. GTL:

类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。

Vcc=1.2V;VOH>=1.1V;VOL

7. PGTL/GTL+:

Vcc=1.5V;VOH>=1.4V;VOL

HSTL是主要用于QDR存储器的一种电平标准:一般有CCIO=1.8V和CCIO=1.5V。和上面的GTL相似,输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。

SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V,输入为比较器结构,比较器一端接参考电平1.25V,另一端接输入信号。对参考电平要求比较高(1%精度)。

8. HSTL和SSTL

大多用在300M以下。

9. RS232和RS485

RS232采用±12-15V供电,我们电脑后面的串口即为RS232标准。+12V表示0,-12V表示1。可以用MAX3232等专用芯片转换,也可以用两个三极管加一些外围电路进行反相和电压匹配。

RS485是一种差分结构,相对RS232有更高的抗干扰能力。传输距离可以达到上千米。文章来源地址https://www.toymoban.com/news/detail-485739.html

到了这里,关于详解信号逻辑电平标准: CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 电平是什么,常用电平标准有哪些?

    文章转载来源:https://www.ebyte.com/new-view-info.html?id=2344 电平,就是指电路中两点或几点在相同阻抗下电量的相对比值。这里的电量自然指“电功率”、“电压”、“电流”,并将倍数化为对数,用“分贝”表示,记作“dB”。 常用逻辑电平有TTL、CMOS、RS232、RS485等。 1、TTL电平

    2023年04月12日
    浏览(35)
  • TTL电平串口通信连接多个从机,二极管即可改造UART串口为一主多从总线 一对多通讯

    在重新翻阅了许多遍串口相关的书籍资料以后,(其实是看了485、232,modbus协议以后还是觉得再尝试尝试…) 改用以上连线后,通过串口助手发送数据测试… ** ** 虽然电路很简单,查阅了许多资料都建议使用RS485/232或者是改用SPI,CAN的通信,但是还是发个博记录一下吧。 关于连

    2024年02月11日
    浏览(35)
  • 其他类型的CMOS逻辑门

    电路结构如图所示   如图所示,T1、 T3为两个串联的PMOS, T2、 T4为两个并联的NMOS. A、B有一个为“0”时,T2、 T4至少有一个截止, T1、 T3至少有一个导通,故输出为高电平,Y=1. A、B同时为“1”时,T2、 T4同时导通, T1、 T3同时截止,故输出为低电平,Y=0。  如图所示,T

    2024年02月05日
    浏览(26)
  • 电子技术——CMOS 逻辑门电路

    在本节我们介绍如何使用CMOS电路实现组合逻辑函数。在组合电路中,电路是瞬时发生的,也就是电路的输出之和当前的输入有关,并且电路是无记忆的也没有反馈。组合电路被大量的使用在当今的数字逻辑系统中。 CMOS数字电路使用NMOS和PMOS晶体管作为开关使用。之前,我们

    2023年04月08日
    浏览(41)
  • FPGA的电平标准

    TTL :三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ CMOS :MOS管单独输出,功耗低,翻转快(150MHZ) LVDS :低压差分信号 LVPECL :高速差分,PECL差值更大,干扰更强,速度大于LVDS 当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS. TMDS :差分,针

    2024年01月20日
    浏览(39)
  • FPGA电平标准的介绍

            对FPGA的管脚进行约束的时候,常常看到这样的电平标准,例如LVCOM18,LVCOS25,LVDS,LVDS25等等,其实这些都是一系列的电平标准。         针对数字电路而言,数字电路表示电平的只有1和0两个状态,在实际的电路中,需要约定什么样的电压为1,什么样的电压为0。

    2024年02月03日
    浏览(43)
  • FPGA中IO电平标准

    FPGA(现场可编程门阵列)的IO电平标准涉及到其输入和输出引脚的电压电平范围,以确保与其他器件和系统的互操作性。这些标准通常由行业组织(如JEDEC、IEEE等)制定,以确保设备之间的电气兼容性和稳定性。 以下是一些常见的FPGA IO电平标准: LVCMOS(低压差分CMOS) :这

    2024年02月06日
    浏览(33)
  • 数字电路低电平有效逻辑和符号的理解

    在初学数字电路时,经常在正负逻辑、高低电平有效的符号的理解和使用上产生混乱,本文将从逻辑代数和码制的原理出发进行解释。 —直接看结论跳转至总结部分。 所谓码制,通俗的理解就是将一些事件进行编码,也就是命名。在数字电路中,有两个重要的量——高电平

    2023年04月09日
    浏览(68)
  • 差分逻辑电平——LVDS、CML、LVPECL、HCSL互连

    首先了解差分逻辑电平、单端逻辑电平的基础知识 地址: 常见的逻辑电平_常用的逻辑电平-CSDN博客 注: QDR(Quad Data Rate):四倍数据倍率 ECL PECL LVPECL演变;     ECL速度快,驱动能力强,噪声小,但是功耗大,使用中需要负电源。为了简化电源,出现了PECL和LVPECL的输出模式。

    2024年04月17日
    浏览(36)
  • FPGA-常用电平标准介绍、LVDS供电注意事项

    电平标准等事项,做个笔记 三极管单端输出 如串口模块:USB转TTL;FPGA板子上的 I/O口电平标准。 只有几十MHz,工程中基本不用了。 单端:信号由一根导线输出,+5/3.3V为高电平,0为低电平。 MOS管单端输出,功耗低,翻转快。 工程实际一般适用于小于200MHz或者小于150MHz LVDS是

    2024年02月21日
    浏览(53)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包