IC验证必备的数字电路基础知识(三):时序逻辑电路

这篇具有很好参考价值的文章主要介绍了IC验证必备的数字电路基础知识(三):时序逻辑电路。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

参考教材:数字电路与逻辑设计(第2版)邬春明

目录

1. 边沿触发器(D触发器)

2. 时序电路描述/构成

3. 时序逻辑电路的功能描述方法


1. 边沿触发器(D触发器)

组合逻辑电路掌管了电路中的逻辑运算,基本单元是与或非门。而时序逻辑电路则掌管了电路中数据的存储。触发器就是构成时序逻辑电路的基本单元。

D触发器是最常用的触发器,其中主要信号如下图。

RD非,SD非分别是异步复位和异步置位信号。异步的意思就是不管CP(时钟脉冲),直接可以决定输出Q,两个都是低有效信号,分别为0的时候,Q分别为0(被R复位)和1(被S置位)。只有当RD非和SD非都为1的时候,D触发器才能正常运转,D触发器又称为跟随触发器,输出跟着输入走(当CP上升沿到达的时候判断)。

IC验证必备的数字电路基础知识(三):时序逻辑电路

2. 时序电路描述/构成

组合逻辑电路的输出只与输入有关,而如果将部分输出迁回去作为部分输入,那么输出就不仅与输入有关,还与原来的状态(原来的输出)有关,这就变成了时序逻辑电路。

IC验证必备的数字电路基础知识(三):时序逻辑电路

Qn+1不仅与X有关,还与Qn有关,这就是时序逻辑电路

时序逻辑电路的分类:

按照触发器变化是否同步分为了同步时序电路和异步时序电路。同步时序电路中的触发器都跟随时钟同步变化,而异步时序电路中没有统一的时钟。

已知时序电路的输出与上一状态有关,那么再根据是否与输入有关又可以分为米里型(Mealy)和摩尔型(Moore)。米里型与输入有关,而摩尔型与输入无关(记忆:摩尔型的输出与等输入无关)。

3. 时序逻辑电路的功能描述方法

已知组合逻辑电路可以通过五种方式来描述其功能,分别是逻辑表达式,真值表,电路图,卡诺图,波形图。而时序逻辑电路则有逻辑表达式,波形图,状态迁移表,状态转移图。

状态转换表每一行对应了一个状态的转换。x和Qn是输入和现态,Qn+1和Y是次态和输出。

IC验证必备的数字电路基础知识(三):时序逻辑电路

 IC验证必备的数字电路基础知识(三):时序逻辑电路

 状态表和状态转移表大同小异。

IC验证必备的数字电路基础知识(三):时序逻辑电路

 状态图是通过一种可视性强的方法来描述状态的转化。

总结:

数字电路的知识中,掌握上述部分已经足够应对后续的知识。后面会根据学习的深入再进行补充。文章来源地址https://www.toymoban.com/news/detail-485899.html

到了这里,关于IC验证必备的数字电路基础知识(三):时序逻辑电路的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包赞助服务器费用

相关文章

  • 数字IC设计之时序分析基础概念汇总

    数字IC设计之时序分析基础概念汇总

     1 时钟Clock 理想的时钟模型是一个占空比为50%且周期固定的方波。时钟是FPGA中同步电路逻辑运行的一个基准。理想的时钟信号如下图: 2 时钟抖动Clock Jitter 理想的时钟信号是完美的方波,但是实际的方波是存在一些时钟抖动的。那么什么是时钟抖动呢?时钟抖动,Clock Jitter,

    2024年02月07日
    浏览(12)
  • 数字电子技术基础-6-时序逻辑电路

    在第五章中,我们学习了基本的SR锁存器(Latch)和各类触发器(Filp Flop),它们赋予了电路存储的功能,该功能是本章时序电路所依赖的东西。 这是一个循序渐进的过程,同学们要把握每一章节的基本思想与核心知识点,把各章节之间的联系捋清楚,从而达到事半功倍的效果。

    2024年02月10日
    浏览(34)
  • 「数字电子技术基础」7.时序逻辑电路

    「数字电子技术基础」7.时序逻辑电路

    时序逻辑电路和组合逻辑电路的区别就在于,时序逻辑电路的输出不仅取决于当前的输入,还取决于当前电路的状态甚至之前电路的状态。也就是说时序逻辑电路有某一个 反馈/存储结构 。 因此可以用三组方程来描述一个时序逻辑电路: 输出方程。也就是输出变量和输入变

    2024年02月02日
    浏览(18)
  • FPGA时序分析与时序约束(一)——基础知识

    FPGA时序分析与时序约束(一)——基础知识

    目录 一、为什么要进行时序分析和时序约束 二、什么是时序分析和时序约束 三、时序约束的基本路径 四、时序分析与约束的基本概念 4.1 Clock Uncertainty 4.2 建立时间和保持时间 4.3 发起沿和采样沿 4.4 数据到达时间和时钟达到时间 4.5 建立时间下的数据需求时间 4.6 保持时间

    2024年02月03日
    浏览(10)
  • 数字逻辑基础实验二—时序逻辑电路的设计

    数字逻辑基础实验二—时序逻辑电路的设计

    实验目的 (1)掌握中规模集成寄存器构成的时序逻辑电路的设计方法。 (2)掌握中规模集成计数器设计N进制计数器的方法。 (3)学会用时序功能器件构成综合型应用电路。 实验电路 图 2-1红绿灯电路 实验软件与环境 软件  Multisim 14.2 环境  Windows 11 专业版21H2 设备名称 

    2023年04月21日
    浏览(10)
  • FPGA基础知识-时序和延迟

    FPGA基础知识-时序和延迟

    目录 学习目标: 学习内容: 1.延迟模型的类型 2.路径延迟建模 3.时序检查 4.延迟反标注 学习时间: 学习总结 提示:这里可以添加学习目标 ·鉴别Verilog 仿真中用到的延迟模型的类型,分布延迟、集总( lumped)延迟和引脚到引脚〔路径)的延迟。 能解释rise. fall和 turn-off延迟

    2024年02月09日
    浏览(10)
  • 静态时序分析 第二章 基础知识

    静态时序分析 第二章 基础知识

    目录 1. 逻辑门单元 2. 门单元的时序计算参数         2.1 信号转换延时(transition delay)          2.2 逻辑门延时(logic gate delay) 3.  时序单元相关约束         3.1 建立时间(setup time)         3.2 保持时间(hold time)         3.3 恢复时间         3.4 移除时间      

    2023年04月13日
    浏览(12)
  • 性能测试必备基础知识(二)

    除了空闲时间外的其他时间占总 CPU 时间的百分比,就是CPU 使用率,即 1- 空闲时间/CPU 总时间 。 当计算 CPU 使用率时,我们通常使用 /proc/stat 文件中的数据。该文件提供了有关 CPU 的计数器信息,包括各种状态下的节拍数。通过 cat  /proc/stat 命令就可详细查看其信息,其中各

    2024年02月05日
    浏览(11)
  • 性能测试必备基础知识(一)

    平均负载是指单位时间内,系统处于可运行状态和不可中断状态的平均进程数,也就是平均活跃进程数,它和CPU使用率并没有直接关系。 可运行状态的进程是指正在使用CPU或者等待CPU资源的进程。当我们使用类似于\\\"ps\\\"命令时,这些进程通常以\\\"R\\\"状态(Running或Runnable)显示。

    2024年02月05日
    浏览(15)
  • 电路分析基础笔记(一)基础知识

    电路分析基础笔记(一)基础知识

    基本概念、定律、定理、基本分析方法 目录 前言 一、电路分析概述 二、电路与电路模型 三、电路元件  四、基尔霍夫定律 五、两类约束和电路方程 前言      电路分析基础要求全面掌握电路分析基本概念、基本定理和定律,具有灵活运用电路分析理论和方法分析问题和解

    2024年02月05日
    浏览(13)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包