1. Toy模板网首页
  2. > Toy博客

Cadence Allegro PCB 铺铜管理

9月前 作者：H2Z20Str 分类：Toy博客 阅读(49) 违法举报

这篇具有很好参考价值的文章主要介绍了Cadence Allegro PCB 铺铜管理。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

1、绘制禁止铺铜区域

1.1、自由绘制

在铺铜前一般要先放置禁止铺铜区域，以规定铺铜的范围，一般禁止铺铜区域分为Rout Keepin和Rout Keepout两种类型，Rout Keepin是在区域外禁止铺铜，Rout Keepout是在区域内禁止铺铜。

Setup---Areas---Route Keepin: 

Cadence Allegro PCB 铺铜管理

点击了Rout Keepin后默认是以多边形来绘制，可以在工具栏中切换要绘制的形状。

Cadence Allegro PCB 铺铜管理

1.2、根据外框生成

如果你的板子的外形是不规则形状，则Z-Copy根据外框的形状来生成铺铜区域。点击Edit-> Z-Copy后选择板子的外框，

Cadence Allegro PCB 铺铜管理

在右边的Options栏中选择Rout Keepin，其中到size中的contact是缩小，Expand是扩大，offset是需要缩小或扩大的尺寸。

 Cadence Allegro PCB 铺铜管理

同理，Rout Keepout禁止铺铜区域也可以按照2同样的方法进行设置。

2、铺铜参数设置

标题栏选 Shap->Global Dynamic Params

2.1、设置线宽和间距

Cadence Allegro PCB 铺铜管理

 2.2、光绘格式设置

光绘格式要与出光绘文件的格式相一至，否则会报错，国内一般选Gerber RS274X。

Cadence Allegro PCB 铺铜管理

 2.3、Clearances保持默认即可

Cadence Allegro PCB 铺铜管理

 2.4、热风焊盘设置

Cadence Allegro PCB 铺铜管理

 3、铺铜

铺铜常用的是Shape下的命令进行操作，可以选择多边形，矩形和圆形。

Cadence Allegro PCB 铺铜管理

         可以直接利用多边形和矩形以及圆形直接进行铺铜，铺铜之前需要在Options中设置铺铜的参数，top为铺铜的电气层，type为铺铜的类型，Dynamic copper为动态实心铺铜，可以自动避让，static solid为静态实心铺铜，不会自动避让，一般都是选择Dynamic copper动态实心铺铜。name是选择铺铜的网络。

Cadence Allegro PCB 铺铜管理

铺铜效果

Cadence Allegro PCB 铺铜管理

 4、修改铺铜属性

        对于已经铺设的铜皮，如果需要更改网络属性或外形等属性时2可以Select Shape进行更改，点击Select Shape后选择需要更改的铜皮。

Cadence Allegro PCB 铺铜管理

 在右边的Options栏中可以修改铜皮的网络属性。

Cadence Allegro PCB 铺铜管理

在Select Shape的状态下右键可以更改其他的属性，如编辑边界Edit Boundary。

 Cadence Allegro PCB 铺铜管理

 5、删除死铜

        如果出现死铜需要删除时，可以利用Shape->Delete Islands进行删除，点击了Shape->Delete Islands后死铜会高亮显示，可以自行删除需要删除的死铜，同时也可以在Options中一键删除。

Cadence Allegro PCB 铺铜管理

 Cadence Allegro PCB 铺铜管理

6、隐藏铺铜

        Allegro->Setup->User Preferences…->Display->Shape_fill->no_etch_shape_display选项打勾后按Apply应用。

Cadence Allegro PCB 铺铜管理

 7、铜皮分割

7.1、绘制分割线

        点击add line工具，在Options中选择 anti Etch  subclass和top（表示只分割top铜皮），线宽设置成0.2mm（不能为0）。设置完成后用工具画出分割线。

Cadence Allegro PCB 铺铜管理

Cadence Allegro PCB 铺铜管理

 Cadence Allegro PCB 铺铜管理

7.2、 分割平面

 edit->split plane->create

Cadence Allegro PCB 铺铜管理

选择需要分割的层，这里分割的是顶层top

Cadence Allegro PCB 铺铜管理 

 分割后分配铜皮的网络

Cadence Allegro PCB 铺铜管理

 完成

Cadence Allegro PCB 铺铜管理

 8、铜皮合并

要将两张铜皮合并成一张铜皮，需要满足以下条件：
        1. 铜皮是同一网络
        2. 铜皮是同一类型（动态铜皮或静态铜皮）
        3. 铜皮之间有重叠部分。

步骤：

        点击菜单Shape –>Merge Shape 命令，选择符合条件的铜皮即可

Cadence Allegro PCB 铺铜管理
完成：（图中就是一个矩形的铜皮和一个圆形的铜皮合并在一起）

Cadence Allegro PCB 铺铜管理

 文章来源地址https://www.toymoban.com/news/detail-486058.html

 

 

到了这里，关于Cadence Allegro PCB 铺铜管理的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点，工艺边，阻抗和工艺相关文件

    Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点，工艺边，阻抗和工艺相关文件

    对于拼板的PCB板卡来说，每个单板上可以不添加Mark点，Mark点加在工艺边上即可； TOP面跟Bottom面都有贴片元器件的情况下，两面都需要添加Mark点； 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm； 为了保证印刷和贴片的识别效果，Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(43)
  • Cadence Allegro

    Cadence Allegro

    单位换算：1mil = 0.0254mm，1mm约等于39.37mil，mil单位较小，我们一般保留2位小数即可。     制作过孔Via流程如下：       在 Hole type 下拉框中选择钻孔的类型。 有如下三种选择： Circle Drill： 圆形钻孔；  Oval Slot： 椭圆形孔； Rectangle Slot： 矩形孔。 在 Plating 中可选择孔的属性

    2024年02月06日
    浏览(40)
  • Cadence&Allegro随记02

    Cadence&Allegro随记02

    WARNING(ORCAP-1600): Net has fewer than two connections XXX WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”. ERROR(SPMHGE-82): Pin numbers do not match be

    2024年02月04日
    浏览(38)
  • 【立创EDA-PCB设计基础】6.布线铺铜实战及细节详解

    【立创EDA-PCB设计基础】6.布线铺铜实战及细节详解

    前言： 本文进行布线铺铜实战及详解布线铺铜的细节 在本专栏中【立创EDA-PCB设计基础】前面完成了布线铺铜前的设计规则的设置，接下来进行布线 布局原则是模块化布局（优先布局好确定位置的器件，例如排针、接口、主控芯片） 布线原则是先从复杂的地方开始布线（也

    2024年01月24日
    浏览(50)

  • Cadence Allegro导出Gerber步骤

    Allegro PCB Designer 17.4-2019 Setup User Preferences... File_management Output_dir ads_sdart Value : Gerber-PRO_NAME_HW_VER Gerber-PRO_NAME_HW_VER 文件夹与 *.brd 处于同一目录下 Apply OK Display Status DRCs and Backdrills Update DRC 结果显示全部为绿色方可进行下一步 若结果不全是绿色，按照 DRC排查 步骤，找出并清除

    2024年02月12日
    浏览(38)
  • Cadence （Allegro） 转 Altium Designer

    Cadence （Allegro） 转 Altium Designer

    Cadence 版本 17.4 AD 版本 AD22 第一步：在Altium Designer 22 软件中找到  Allegro2Altium.bat 和  AllegroExportViews.txt 文件，（对于AD22 在 安装目录……AltiumAD22System）copy 到一个新建的文件夹。 第二步：在cadence安装目录下找到  extracta.exe文件的路径，（对于Cadence 17.4在 安装目录……SP

    2024年02月06日
    浏览(58)
  • 基于Cadence Allegro无盘设计操作流程

    基于Cadence Allegro无盘设计操作流程

    无盘设计 1.因为过孔具有电容效应，无盘设计能最大限度保证阻抗连续性，从而减小反射与插损； 2.减缓走线压力，降低产品成本与风险； SetupConstraintsModelSpacing Models勾选Hole to line SetupUnused Pads Suppression 光绘钻孔层注明无盘设计:Non-functional pads on internal signal layer

    2024年02月10日
    浏览(44)
  • AD20 解决PCB铺铜与锡盘之间锯齿状连接问题的设置方法

    AD20 解决PCB铺铜与锡盘之间锯齿状连接问题的设置方法

    上一篇文章：PCB简单绘制一般步骤 对上一篇文章中，关于铺铜设置的补充，解决铺铜与锡盘之间的锯齿状连接情况。 1、新建Demo，创建PCB板子，布置锡盘和铺铜，如图： 2、设置规则，参考上一篇文章，铺铜与锡盘间距为0，设计——规则——Electrical——Clearance,TH Pad列Copper行

    2024年01月20日
    浏览(40)
  • Cadence Allegro 导出器件引脚信息报告

    Cadence Allegro 导出器件引脚信息报告

    当我们需要用到器件的引脚相关信息时，可以利用allegro中的reports这个功能导出器件的相关信息。下面是具体的操作步骤。 第一步，打开工具栏Tools-Reports，如图一；其中Reports窗口如图二所示。 图1 第二步，在Reports窗口中，首先点击New/Edit按钮，接着出现Extract UI界面，在Sel

    2024年02月12日
    浏览(116)
  • Cadence Allegro如何设置快捷键（很重要）

    Cadence Allegro如何设置快捷键（很重要）

    背景：使用过Cadence画PCB的小伙伴，就知道操作起来对新手来说，就非常不友好了哟！ 一些软件的通用习惯的快捷键，比如：复制/粘贴，CTRL+C/CTRL+V。它是需要单独设置的，才能生效起作用。 电脑系统：win10 64位 软件版本：Cadence 16.6（算是经典版本） 一、找到有关快捷键配置

    2024年02月04日
    浏览(45)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包