【FLASH存储器系列三】FLASH存储阵列结构及存储原理

这篇具有很好参考价值的文章主要介绍了【FLASH存储器系列三】FLASH存储阵列结构及存储原理。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

👉个人主页: highman110
👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容

目录

1 Flash存储阵列结构及存储原理

1.1 NOR flash

1.2 NAND flash


1 Flash存储阵列结构及存储原理

1.1 NOR flash

        我们有了基本存储单元后,就要通过某种方式将基本存储单元连接到字线和位线上,通过选中字线和位线来访问对应的存储单元。

        如下为一个2字x 8位的nor flash结构存储阵列示意图。WL为字线、BL为位线。其中位线在正常读操作过程会被充电到高电平,且位线输出还有一个反相器,这个图里没有画出。数据存储单元并联在位线上,其结构类似一个NOR或非门,所以叫NOR flash。

【FLASH存储器系列三】FLASH存储阵列结构及存储原理

        下面说明其读、写、擦的工作原理:

        擦除:WL0、WL1接地,BL0~BL7接地,VS加12V电压,浮栅中的电子通过FN隧穿效应被拉回到源极,即都被改写成了1。

        写入:注意写只能写0,写1和擦除原理一样。假设要对WL0字线单元写入10100010,此时VS接地,WL0加12V电压,WL1接地,同时,将要写0的单元,也就是需要电子注意浮栅的单元的漏极接高压来产生热电子注入,也即BL6、BL4、BL3、BL2、BL0接12V,并使BL7、BL5、BL1浮空。则存储单元T06、T04、T03、T02、T00发生热电子注入使浮栅充电,使管子的开启电压阈值升高(约7V),从而写入0。T07、T05、T01无法发生热电子注入,故其保持擦除时的“1”信息。而WL1因接地,存储电源里的信息不变。

        读取:假设要对WL0字线单元进行读出。VS接地,位线BL0~BL7均被预充电至高电平,约1V~2V,WL1接地。WL0接3V~5V的电压,浮栅中已经注入电子的T06、T04、T03、T02、T00单元,其开启电压为7V,所以管子不会导通,所以位线BL6、BL4、BL3、BL2、BL0电压保持预充的1V~2V不变,而T07、T05、T01浮栅中没有电子,管子会导通,将位线BL7、BL5、BL1下拉至0V,然后位线电压反相后输出10100010。

1.2 NAND flash

        从以上NOR flash的阵列结构可以注意到,整个阵列中所有晶体管的源极都连接到了VS,所有漏极都连接到了位线上,这些连接在芯片版图里将占据较大面积。为了避免这些开销,采用了另一种阵列结构,也就是nand。

        如下是一个8字x 8位的nand flash结构存储阵列示意图。一串存储单元串接在位线上,另外最上方还有一个位线选择晶体管,最下方还有一个地线选择晶体管,用着两个管子来选中相应的位线。同样位线的充电和输出反相没有画出来,其结构类似于NAND与非门,所以叫nand flash。

【FLASH存储器系列三】FLASH存储阵列结构及存储原理

        擦除:WL0~WL7接地,VS、BL0~BL7浮空,衬底加高压20V,浮栅中的电子通过FN隧穿效应被拉回到衬底,即都被改写成了1。擦除的单位是所有共衬底的单元中字线接地的部分,一般是一个block,通常一个block是由多根字线(比如64根)构成的阵列组成。

        写入:注意nand flash不能随机编程,只能按地址顺序编程(我个人理解从阵列本身操作来说是可以随机编程的,给相应的字线、位线电压即可。其实这个是和ECC相关,具体原因我们后续分享),只能WL0,接着WL1~WL7,写入最小单位为page。编程时,写入的字线加高电压20V,其余字线加10V,衬底接地,VS浮空,若要写0,将相应的位线接0V,即漏极接0V,则控制栅和漏极间的20V 将产生FN隧穿效应,使浮栅充上电子,抬高此管的开启电压,完成写0。若要写1,将相应的位线接10V,即漏极接10V,则控制栅和漏极间的只有10V压差,无法产生FN隧穿效应,则浮栅上没有充上电子,即保持为1。

        读取:位线预充电至2V,VS接地,未选中的字线加10V,选中的字线加3V,未选中的字线无论浮栅中有没有电子,管子都导通,就相当于被选中的单元漏极直接接在位线上,若被选中的单元浮栅中有电子,则管子不导通(充了电子后管子开启电压抬高到7V),位线仍为2V,经反相器后输出0,若被选中的单元浮栅中没有电子,则管子导通,位线被拉至VS,经反相器后输出1。读取过程只能顺序读,不能随机读(同样和ECC相关,如果软件没有适配ECC功能,原理上可以随机读)。文章来源地址https://www.toymoban.com/news/detail-486877.html

到了这里,关于【FLASH存储器系列三】FLASH存储阵列结构及存储原理的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • ROM、RAM、内存、内存条、外存、内部存储器、外部存储器、FLASH等之间的关系

    ​   各位看到这一系列的名词,是否也曾感受到一头雾水?研究了一上午终于理清了它们之间的关系,直接上图说明,相信你看完也能恍然大悟!若有错误麻烦在评论区指出。 这里有几点需要明确: 存BOIS的ROM也属于内存(因为CPU也可以对其直接寻址),但我们生活中常说

    2023年04月26日
    浏览(38)
  • 单板硬件设计:存储器SD卡( NAND FLASH)

    在单板设计中,无论是涉及到一个简易的CPU、MCU小系统或者是复杂的单板设计,都离不开存储器设计: 1、存储器介绍 存储器的分类大致可以划分如下: ROM和RAM指的都是半导体存储器,ROM在系统停止供电的时候仍然可以保持数据,而RAM通常都是在掉电之后就丢失数据,典型的

    2024年02月05日
    浏览(24)
  • IC设计-存储器分类汇总(区别RAM、ROM、SRAM、 DDR、EEPROM、FLASH)

    1、存储器分类图 2、用分类对比的方法介绍不同的存储器特点 2.1  存储器按照用途分类 :        可以分为 主存储器(内部存储)和辅助存储器(外部存储) 。主存储器是指CPU能直接访问的,有内存、一级/二级缓存等,一般采用半导体存储器;辅助存储器包括软盘、硬盘

    2024年02月02日
    浏览(24)
  • 计算机组成原理之机器:存储器之高速缓冲存储器

    笔记来源:哈尔滨工业大学计算机组成原理(哈工大刘宏伟) 3.1.1 为什么用cache? 角度一: I/O设备向主存请求的级别高于CPU访存 ,这就出现了CPU等待I/O设备访存的现象,致使CPU空等一段时间,降低CPU工作效率。为 避免CPU与I/O设备争抢访存 ,可在CPU与主存之间加一级缓存,

    2024年03月10日
    浏览(47)
  • 存储器的结构

    存储的基本结构如下: 控制逻辑会给出读写操作信号: 读操作时,控制逻辑会给出信号,读出相应的存储器单元的数据,然后交给数据寄存器。 写操作时,数据寄存器会先寄存数据,然后通知控制逻辑给出写信号,写入到相应的存储器元。 如下图所示,一个存储体是由很多

    2023年04月19日
    浏览(28)
  • 计算机组成原理——存储器

    存储器——计算机组成原理题库 1 、下面什么存储器是目前已被淘汰的存储器。 A、 半导体存储器 B、 磁表面存储器 C 、 磁芯存储器 D、 光盘存储器 2 、若SRAM芯片的容量为1024*4位,则地址和数据引脚的数目分别是什么。 A 、 10,4 B、 5,4 C、 10,8 D、 5,8 3 、下面关于半导体存储

    2024年02月02日
    浏览(38)
  • 计算机组成原理 存储器设计

    目录 一、把8×8 位的RAM存储器模块扩展为 8×32 位RAM存储空间; 二、把8×8 位的RAM存储器模块扩展为32×8位RAM存储空间; 三、把256×4 位的RAM存储器模块扩展为1K×8b的RAM存储空间。 PS:先说说存储器是什么样的小玩意:                         A x B 位XXX(RAM或者ROM)存储器的

    2024年02月07日
    浏览(34)
  • 计算机组成原理 存储器实验

    计算机组成原理实验环境 掌握静态随机存储器 RAM 的工作特性。 掌握静态随机存储器 RAM 的读写方法。 做好实验预习,熟悉 MEMORY6116 芯片各引脚的元器件的功能和连接方式,熟悉其他实验元器件的功能特性和使用方法,看懂电路图。 按照实验内容与步骤的要求,认真仔细地

    2024年02月02日
    浏览(31)
  • 《计算机组成原理》期末考试手写笔记——模块五: 并行主存系统(交叉存储器+顺序存储器“带宽”的计算方法)

    目录 (一)知识点总结   (二)经典考试例题 1.设主存储器容量为256字,字长为32位,模块数m=4,分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=200ns,数据总线宽度为32位,总线传送周期τ=50ns。若按地址顺序连续读取4个字,问顺序存储器和交叉存储器的带宽各

    2024年02月08日
    浏览(33)
  • 计算机组成原理实验——三、存储器实验

    1.掌握存储器的工作原理和接口。 2.掌握存储器的实现方法和初始化方法。 3.掌握RISC-V中存储器的存取方式。 1.利用vivado IP核创建64 32的ROM,并在 系数文件中设置数据为123489ab; 2.利用vivado IP核创建64 32的RAM,并在 其上封装一个模块,使得其能完成risc-v 的load/store指令功能。

    2024年02月04日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包