1. Toy模板网首页
  2. > Toy博客

基于xilinx的axi-fifo的应用

10月前 作者：Multiroad 分类：Toy博客 阅读(58) 违法举报

这篇具有很好参考价值的文章主要介绍了基于xilinx的axi-fifo的应用。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

作为一个有一定工作经验（划水好多年）的FPGA工程师，很多模块都已经学习过或者使用过，但是如果让我重新实现，感觉又是一脸懵。因此，这是我发文档的原因。对于自己来说，这是一个总结归纳的过程，对读者，可能是一次解惑。

后期，将会逐渐分享DDR/ETH/SERDES/PCIe/SPI/FFT/FIR等等应用、调试经历。2022.8.4@gz

如果有疑惑的地方，可以站内信->共同探讨！

  • 概述

在FPGA的开发过程中，FIFO几乎是所有工程中都会使用的一个存储器IP。在很多场合，例如数据的跨时域处理，流水线命令等，可以说是最佳选择。

普通的FIFO（native），不管是在altera/xilinx/lattice等平台，一般使用者都非常熟悉。一般就是wren/rden/din/dout/clk/rst/full/almostfull/empty/almostempty/dcnt等信号的配合使用。由于xilinx平台在IP设计中，大量的使用axi总线，在zynq/SOC设计中，使用了非常多的AXI-FIFO。因此，有必要说明一下基于axi接口的fifo应该如何使用。

本文讲述的是fifo generator中的axi stream类型的FIFO的使用；

  • IP的生成

Step 1:修改名称、选择axi stream、根据需要选择同一时钟或者跨时钟

基于xilinx的axi-fifo的应用

Step 2：本文中选择16bit=2byte宽度

基于xilinx的axi-fifo的应用

Step 3：设置FIFO的实现方式（使用block-ram），深度256个数据

基于xilinx的axi-fifo的应用

Step 4：检查重要信息，写入到读出有2个时钟延时

基于xilinx的axi-fifo的应用

  • IP说明

1、模块框图：slave:full->ready,wr_en->valid master:empty->valid,rd_en->ready

基于xilinx的axi-fifo的应用

2、时序说明：在本质上，axi接口的fifo只是使用了native fifo的控制状态信号做了修改，

变成了具有握手机制的valid与ready信号 。

  • 应用仿真

  • 1、仿真文件说明

基于xilinx的axi-fifo的应用

2、应用以及仿真时序

1、仿真代码

基于xilinx的axi-fifo的应用

3、仿真时序图

基于xilinx的axi-fifo的应用

从上图可以看出，只要fifo内存在有效数据，tvalid就会有效，但是只有ready信号有效的时候，输出信号tdata更新。

因此，使用的时候，需要配合valid&ready来指示tdata，这就是axi协议中的握手。文章来源地址https://www.toymoban.com/news/detail-487381.html

到了这里，关于基于xilinx的axi-fifo的应用的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • XILINX ZYNQ 7000 AXI总线 (二)

    XILINX ZYNQ 7000 AXI总线 (二)

    了解了AXI 的大部分内容后，开始做一个实战，就是完成AXI 结构的输入输出搭建。 一.创建一个IP 3. 4. 5. 6.选择AXI FULL，创界主接口和从接口 7. 8.可以看到XILINX AXI FULL 的源代码 二.创建一个新的工程，把IP导入到这个工程 2.创建 block design 放入两个AXI IP 三 设计 创建两个 接口进行

    2024年02月16日
    浏览(58)

  • Xilinx IP解析之FIFO Generator v13.2

    可参考Xilinx官网fifo_generator概述， 以下翻译自官网此IP的概述。 产品描述： LogiCORE™IP FIFO生成器内核生成经过充分验证的先进先出（FIFO）内存队列，非常适合需要按顺序存储和检索数据的应用。 该内核为所有FIFO配置提供了优化的解决方案，并在利用最少资源的同时提供了最

    2024年02月06日
    浏览(43)
  • xilinx FPGA FIFO IP核的使用（VHDL&ISE）

    xilinx FPGA FIFO IP核的使用（VHDL&ISE）

    1.新建工程和ip核文件 下图显示了一个典型的写操作。拉高WR_EN，导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满，所以WR_ACK输出1，确认成功的写入操作。当只有一个附加的单词可以写入FIFO时，FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后，一个附加的写入将导致

    2024年02月03日
    浏览(54)
  • 【FPGA】 xilinx vivado中AXI4通信协议详解

    【FPGA】 xilinx vivado中AXI4通信协议详解

    AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI 4总线和别的总线一样，都用来传输bits信息 (包含了数据或者地址) 。AXI4总线有三种类型，分别是AXI4、AXI4-Lite、AXI4-Stream AXI4：主要面向高性能

    2024年04月28日
    浏览(44)
  • ZYNQ之路--Xilinx AXI-Full-Master实例代码翻译

    ZYNQ之路--Xilinx AXI-Full-Master实例代码翻译

    目录 前言 代码解析         在我学习过程中遇到了第一个认知上的门槛：AXI协议。试想一个场景：我PL端的IP要通过AXI-Full协议给PS端传输数据，我该怎么做？         首先肯定是创建一个带有AXI-Full-Matser的接口          下一步，Xilinx官方会给我们一个接口的实例文件：

    2024年02月11日
    浏览(56)
  • AXI4-Full Xilinx FPGA使用理解---信号定义理解

    AXI4-Full Xilinx FPGA使用理解---信号定义理解

             一、AXI4 signal dir Xilinx 中文理解 ID类 AWID M2S Masters need only output the set of ID bits that it varies (if any) to indicate re-orderable transaction threads. Single-threaded master interfaces can omit this signal. Masters do not need to output the constant portion that comprises the Master ID, as this is appended by the AXI Interco

    2024年02月22日
    浏览(51)
  • 【GAOPS051】(xilinx First-Word Fall-Through模式)预读FIFO

    【GAOPS051】(xilinx First-Word Fall-Through模式)预读FIFO

    预读FIFO：rdata在ren当拍有效。(xilinx First-Word Fall-Through模式) 普通FIFO：rdata在ren下拍有效。(xilinx Standard模式) 注：实现的思路各有千秋，下面是我的实现思路。 首先用简单双口RAM包装出一个Lfifo，这个Lfifo有以下关键特征： raddr可以由外部输入的switch_addr信号来切换 Lfifo_raddr_o

    2024年02月09日
    浏览(45)
  • matlab在执行时出现，不支持将脚本 *****（axis）作为函数执行，怎么解决

    matlab在执行时出现，不支持将脚本 *****（axis）作为函数执行，怎么解决

          举个例子，在运行以下这个代码进行画图时。  并不会运行到axis(  )这一步，只到plot（  ）这一步。出现下面这个结果    可以发现，坐标轴并没有改变。还会报错： 解决方法  可以检查一下自己的MATLAB文件夹中是不是会存在与函数名称axis（  ）相同的的m文件，有的

    2024年02月14日
    浏览(46)
  • FPGA中FIFO的应用（二）——异步FIFO设计

    FPGA中FIFO的应用（二）——异步FIFO设计

    ⭐️作者简介： 小瑞同学 ，一个努力精进的 FPGA 和通信学习者。 🍎个人主页：小瑞同学的博客主页 🌻个人信条：越努力，越幸运！ ⏰日期：2023.12.3 🔍来源：自学经历 📖文章内容概述：介绍了 异步FIFO 的基本工作原理和深度计算，通过仿真观察了其读写过程。 连载系列

    2024年02月03日
    浏览(43)
  • FIFO原理及其应用

    FIFO原理及其应用

    FIFO（First In First Out，即先入先出），是一种数据缓冲器。先被写入的数据会按顺序先被读出。FIFO可看做一个管道，有数据写入端口和 数据读取端口： 如图，数据写入端口从1~10依次写入数据，则数据读取端口也从1~10依次读取数据。输出端口每读出一位数据，FIFO中的后一位数

    2024年02月09日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包