Exams/ece241 2014 q7a(Counter1-12)

这篇具有很好参考价值的文章主要介绍了Exams/ece241 2014 q7a(Counter1-12)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

项目场景:

Design a 1-12 counter with the following inputs and outputs:

Reset Synchronous active-high reset that forces the counter to 1
Enable Set high for the counter to run
Clk Positive edge-triggered clock input
Q[3:0] The output of the counter
c_enable, c_load, c_d[3:0] Control signals going to the provided 4-bit counter, so correct operation can be verified.
You have the following components available:

the 4-bit binary counter (count4) below, which has Enable and synchronous parallel-load inputs (load has higher priority than enable). The count4 module is provided to you. Instantiate it in your circuit.
logic gates

module count4(
	input clk,
	input enable,
	input load,
	input [3:0] d,
	output reg [3:0] Q
);

The c_enable, c_load, and c_d outputs are the signals that go to the internal counter’s enable, load, and d inputs, respectively. Their purpose is to allow these signals to be checked for correctness.

Module Declaration
module top_module (
    input clk,
    input reset,
    input enable,
    output [3:0] Q,
    output c_enable,
    output c_load,
    output [3:0] c_d
); 

问题描述

设计一个1-12的计数器,有以下输入和输出:
Reset同步active-high复位,强制计数器到1
Enable设置high,计数器运行Clk正向边缘触发时钟输入
Q[3:0]计数器的输出
c_enable, c_load, c_d[3:0]控制信号到达提供的4位计数器,因此可以验证正确的操作。
您有以下可用的组件:
下面的4位二进制计数器(count4),它具有Enable和同步并行负载输入(load优先级高于Enable)。count4模块提供给您。在你的电路中实例化它。

module count4(
	input clk,
	input enable,
	input load,
	input [3:0] d,
	output reg [3:0] Q
);

c_enable、c_load和c_d输出分别是发送到内部计数器的enable、load和d输入的信号。它们的目的是允许检查这些信号的正确性。


原因分析:

刚开始读题感觉好晕,没有办法来理清整道题的一个思路这可能是我们对4位2进制加法计数器的工作原理不清晰。十进制计数器与4位二进制计数器有些相似,但4位二进制计数器需要计数到1111然后 才能返回到0000,而十进制计数器要求计数到1001 (相当于9)就返回0000。8421BCD码 十进制计数器是一种最常用的十进制计数器。
Exams/ece241 2014 q7a(Counter1-12)
Exams/ece241 2014 q7a(Counter1-12)
其实就是根据输入的reset信号和计数的最大值Q_MAX=12来确定load和c_d的值来得到4位2进制加法计数器的输入进而实现1-12的计数器。当计数器计数到最大值或者reset信号置1时,强制计数器到1,也就是load和d的值都置1。计数器模式由load信号和使能信号决定。文章来源地址https://www.toymoban.com/news/detail-488129.html


解决方案:

module top_module (
    input clk,
    input reset,
    input enable,
    output [3:0] Q,
    output c_enable,
    output c_load,
    output [3:0] c_d
); 
    always@(*)
        begin
            if(reset == 1'b1)
                begin
            		c_load <= 1'b1;
                    c_d	<= 4'd1;
                end
            else
                begin
                    c_load <= 1'b0;
					c_d <= 4'd0;
                    if((enable == 1'b1) && (Q == 4'd12))
       			 		begin
                     		c_load <= 1'b1;
                     		c_d <= 4'd1;
                		 end
                end
        end
    assign	c_enable = enable;
    	
    count4	count4_inst(
        .clk	(clk)	,
        .enable	(enable)	,
        .load	(c_load)	,
        .d		(c_d)	,
        .Q		(Q)
    );

endmodule

到了这里,关于Exams/ece241 2014 q7a(Counter1-12)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Exams/2014 q4b

    Consider the  n -bit shift register circuit shown below:   Write a top-level Verilog module (named top_module) for the shift register, assuming that  n  = 4. Instantiate four copies of your MUXDFF subcircuit in your top-level module. Assume that you are going to implement the circuit on the DE2 board. Connect the  R  inputs to the  SW  switches, clk  

    2024年02月14日
    浏览(38)
  • [HDLBits] Exams/m2014 q3

    Consider the function  f  shown in the Karnaugh map below. Implement this function.  d  is don\\\'t-care, which means you may choose to output whatever value is convenient.

    2024年02月13日
    浏览(35)
  • [HDLBits] Exams/m2014 q4c

    Implement the following circuit:  

    2024年02月12日
    浏览(30)
  • HDLBits刷题Day14,3.2.2.5 Counter 1-12 - 3.2.2.6 Counter 1000

    3.2.2.5 Counter 1-12 本题参考HDLBits:在线学习 Verilog (二十一 · Problem 100 - 104) - 知乎 问题描述 设计一个具有以下输入和输出的 1-12 计数器: 复位同步高电平有效复位,强制计数器为 1 启用设置为高以使计数器运行 clk上升沿触发时钟输入 Q[3:0]计数器的输出 c_enable, c_load, c_d[3

    2024年03月17日
    浏览(37)
  • 华为数通方向HCIP-DataCom H12-831题库(单选题:241-260)

    某园区部署了IPV6进行业务测试,该网络中有4台路由器(R1R2、R3和R),运行OSPFV3实现Pv6网络的互联互通。有一台新的路由器R5需要接入网络进行测试,某工程师通过在R4的OSPFV3进程中引入直连路由,实现园区网内的设备能够访问R5的GEO/0/1口地址。关千该场景的描述,错误的是哪一

    2024年02月07日
    浏览(39)
  • 华为数通方向HCIP-DataCom H12-821题库(单选题:241-260)

    ​ ​LS Request​ ​报文不包括以下哪一字段? A、通告路由器(Advertising Router) B、链路状态 ID (Link Srate ID) C、数据库描述序列号(Database Dascription Sequence lumber) D、链路状态类型 Link state type) 答案:C 解析: LS Request 报文中包括以下字段: 通告路由器 (Advertising Router) 链路状态 ID (L

    2024年02月10日
    浏览(36)
  • ARTIX-7 XC7A35T实验项目之流水灯

    链接: Verilog刷题 通过LED流水灯实验,熟悉vivado软件开发FPGA的基本流程。包括器件选择、设置、代码的编写、编译、分配管脚、下载、程序FLASH固化烧录等。 vivado 2019.1 黑金AX7035开发板 从原理图可以看出,FPGA的IO输出低电平点亮LED,输出高电平LED熄灭。 FPGA的设计中通常使用计

    2024年02月08日
    浏览(38)
  • [ECE]模拟试题-1

    有一个索引task2,有field2字段,用match匹配the能查到很多数据,现在要求对task2索引进行重建,重建后的索引叫new_task2,然后match匹配the查不到数据 Text analysis› Token filter reference stop 有一个索引task3,其中有fielda,fieldb,fieldc,fielde,现要求对task3重建索引,重建后的索引新增一个字

    2024年02月08日
    浏览(38)
  • R3300L, Q7 SlimBoxTV/ATV Android9固件

    固件来源 https://www.znds.com/tv-1239603-1-1.html 之前在恩山上发布过1080p安卓6固件 https://www.right.com.cn/forum/thread-1761250-1-1.html, 这个固件的不足之处就是没有 Google Service Framework, 只能通过 Smart Youtube 之类的第三方APP看油管. 最近在回复 https://www.right.com.cn/forum/forum.php?mod=redirectgoto=findp

    2024年02月02日
    浏览(37)
  • Acwing241. 楼兰图腾

    在完成了分配任务之后,西部 314 来到了楼兰古城的西部。 相传很久以前这片土地上(比楼兰古城还早)生活着两个部落,一个部落崇拜尖刀( V ),一个部落崇拜铁锹( ∧ ),他们分别用  V  和  ∧  的形状来代表各自部落的图腾。 西部 314314 在楼兰古城的下面发现了一幅巨大

    2024年02月06日
    浏览(30)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包