【FPGA入门】第二篇、ISE软件的使用

9月前作者：大屁桃分类：Toy博客阅读(49) 违法举报

这篇具有很好参考价值的文章主要介绍了【FPGA入门】第二篇、ISE软件的使用。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

目录

第一部分、新建工程

第二部分、添加顶层文件

第三部分、添加管脚约束文件

第四部分、生成bit文件

第五部分、连接开发板，下载bit文件

第六部分、总结

第一部分、新建工程

第一步、如果提前建立了工程文件夹，那么这里就需要去掉生成子文件夹的路径。

因为ISE软件输入工程名称后自动在当前文件夹下创建一个新文件夹。

【FPGA入门】第二篇、ISE软件的使用

第二步、删除后的效果

【FPGA入门】第二篇、ISE软件的使用

第三步、选择所用FPGA的芯片的型号

【FPGA入门】第二篇、ISE软件的使用

第二部分、添加顶层文件

第一步、添加写好的顶层文件模块

【FPGA入门】第二篇、ISE软件的使用

第二步、保持默认

【FPGA入门】第二篇、ISE软件的使用

第三部分、添加管脚约束文件

第一步、新建一个执行约束文件

【FPGA入门】第二篇、ISE软件的使用

第二步、选择第三个

【FPGA入门】第二篇、ISE软件的使用

第三步、添加执行约束文件名称

【FPGA入门】第二篇、ISE软件的使用

第四步、编辑约束文件，后缀为.ucf

【FPGA入门】第二篇、ISE软件的使用

第五步、添加约束代码，端口，管脚，电平

【FPGA入门】第二篇、ISE软件的使用

第四部分、生成bit文件

第一步、点击顶层模块

【FPGA入门】第二篇、ISE软件的使用

第二步、编译文件

【FPGA入门】第二篇、ISE软件的使用

第五部分、连接开发板，下载bit文件

第一步、双击iMPACT目录

【FPGA入门】第二篇、ISE软件的使用

第二步、连接开发板

【FPGA入门】第二篇、ISE软件的使用

第三步、关闭这个弹窗

【FPGA入门】第二篇、ISE软件的使用

第四步、也关闭这个弹窗

【FPGA入门】第二篇、ISE软件的使用

第五步、双击芯片

【FPGA入门】第二篇、ISE软件的使用

第六步、选择刚刚生成的bit文件

【FPGA入门】第二篇、ISE软件的使用

第七步、不下载到rom中，取消

【FPGA入门】第二篇、ISE软件的使用

第八步、program

【FPGA入门】第二篇、ISE软件的使用

第九步、下载成功后的标志

【FPGA入门】第二篇、ISE软件的使用

第六部分、总结

学会上面这些步骤，我个人觉得ISE软件你基本学会了80%，后面就是灵魂，如何写代码。文章来源地址https://www.toymoban.com/news/detail-488285.html

到了这里，关于【FPGA入门】第二篇、ISE软件的使用的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

React18入门（第二篇）——React18+Ts项目配置husky、eslint、pretttier、commitLint

我的项目版本如下： React： V18.2.0 Node.js: V16.14.0 TypeScript：最新版工具： VsCode 本文将采用图文详解的方式，手把手带你快速完成在React项目中配置husky、prettier、commitLint，实现编码规范的统一，git提交规范的统一。 1.1 装包 1.2 ESLint 插件安装 1.3 创建命令并使用新增命令执行

2024年02月08日
浏览(55)
ISE软件使用小结

以标号顺序进行经验总结：放大；缩小；适应界面（一般在点击3箭头所指处之后使用，在适应界面的状态后进行放大，是查看波形的一般步骤）。（mark）：放置轴，以便直观显示一个周期，上述波形图均采取此方式。单点Run all会出现波形消显的情况，还需人工判断进行暂

2024年02月11日
浏览(46)
使用CentOS 7配置Web服务-第二篇

接上一个实验dhcp实验已经配置好ip了这个实验我们来在CentOS 7配置Web服务 1、创建一台虚拟主机网站，满足以下功能： 1）网站页面存放路径为学生用户家目录。 2）网站访问端口为8080 3）可通过ip地址192.168.1.学号访问 4）可通过域名访问，域名为学生姓名。例如www.zhangsan.com

2024年02月11日
浏览(36)
xilinx FPGA FIFO IP核的使用（VHDL&ISE）

1.新建工程和ip核文件下图显示了一个典型的写操作。拉高WR_EN，导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满，所以WR_ACK输出1，确认成功的写入操作。当只有一个附加的单词可以写入FIFO时，FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后，一个附加的写入将导致

2024年02月03日
浏览(52)
xilinx FPGA ROM IP核的使用（VHDL&ISE）

目录 1.新建工程之后建一个ip核文件： 2.编写顶层文件或者激励文件：（一定一定点击下面这个例化模板去对ip核进行例化） 3.查看rtl图： 4编写测试文件： 5.仿真图：工程下载链接：https://download.csdn.net/download/qq_43811597/86488775 根据所存数据的最大值来设置数据位宽

2024年02月08日
浏览(45)
vue2 使用 cesium 【第二篇-相机视角移动+添加模型】

搞了一阵子 cesium，小白入门，这东西很牛逼，但是感觉这东西好费劲啊！网上资料不多，每个人的用法又不一样，操作起来真的是绝绝子。之前写了一篇 vue2 使用 cesium 的博文，没有写完，本来想继续写来着，想了一下还是重新开一篇吧。上一篇说到了事件，今天不想写事件

2024年02月11日
浏览(43)
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

ISE开发环境 ISE开发环境，可在如下Bit流文件生成选项中配置。右键点击 Generate Programming File ，选择 Process Properties ，在弹出的窗口选择 Configuration Options-Unused Pin ，选择 Pull Down、Pull Up或者Float 。可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可

2024年02月06日
浏览(47)
MySQL数据库进阶第二篇（索引，SQL性能分析，使用规则）

本篇博客深入详细地介绍了数据库索引的概念和重要性。内容包含：索引的概念和目标、索引的优点与缺点。此外，博客还深入解析了三种主要的索引结构：B-Tree、B+Tree和Hash，提供了详细的结构解析和优化方法，并通过插图进一步增强了理解。博客的部分内容专注于对B-Tr

2024年02月21日
浏览(58)
Spring篇---第二篇

一、构造器注入将被依赖对象通过构造函数的参数注入给依赖对象，并且在初始化对象的时候注入。优点：对象初始化完成后便可获得可使用的对象。缺点：当需要注入的对象很多时，构造器参数列表将会很长；不够灵活。若有多种注入方式，每种方式只需注入指定几

2024年02月07日
浏览(38)
Vue基础第二篇

总结： 1 写在data或method中的属性或方法，从vm中直接可以 . 出来 2 methods的函数中，如果想使用data或methods中的属性，直接this.名字就可以了示例：总结： 1 v-on:事件名=\\\'函数\\\'-----》简写成 @事件名=\\\'函数\\\' 2 触发函数，可以传参数示例：标签上 name id class src href

2024年02月08日
浏览(41)